用FPGA實現(xiàn)的嵌入式系統(tǒng)，均是在更大的芯片中嵌入的重復完成特定功能的計算系統(tǒng)，雖則是隱含嵌入，但實際上在各種常用的芯片中能夠找到這些嵌入式系統(tǒng)。例如，消費類電子產(chǎn)品中的手機、尋呼機、數(shù)字相機、攝像機、錄像機、個人數(shù)字助理等。

當今，以現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)可配置的嵌入式系統(tǒng)已越來越廣泛.其Spartan-3E FPGA成為實現(xiàn)各種低成本數(shù)字消費類系統(tǒng)的理想器件。這是從系統(tǒng)對上市時間的要求、可編程的特性以及集成度等方面考慮有其獨特的優(yōu)勢。即采用90納米工藝生產(chǎn)FPGA器件之后，F(xiàn)PGA器件進一步降低成本，減少功耗和提高性能，低成本使FPGA成為中小批量生產(chǎn)的應用器件，應用范圍從早期的軍事、通信系統(tǒng)等擴展到低成本消費電子類等產(chǎn)品。

目前，常用FPGA來實現(xiàn)DSP嵌入系統(tǒng)與嵌入微處理器系統(tǒng)，而本文主要介紹高性能、低成本的Spartan-3 FPGA實現(xiàn)的DSP嵌入系統(tǒng)及其Spartan-3系列器件在平板顯示器中的應用。

2、關于用Spartan-3 FPG來實現(xiàn)的DSP嵌入系統(tǒng)

為什么利用Spartan-3 FPGA來實現(xiàn)DSP系統(tǒng)，這應首先了解Spartan-3 FPGA特性，即Spadan-3的各種功能及其在實現(xiàn)DSP時的用fpd途。

2.1 Spartan-3 FPGA特性概述。

2.11成本較低的FPGA

*Spartan-3平臺FPGA具有很高的性價比

經(jīng)過優(yōu)化的Spartan-3 FPGA架構(gòu)，結(jié)合90納米處理技術和300毫米晶圓技術，每片晶圓產(chǎn)出的完好芯片數(shù)足130納米/200毫米技術的五倍，其每邏輯單元成本(CPL)最低。

*完整的密度范圍

Spartan-3FPGA的密度范圍是從50，000系統(tǒng)門到5，000，000系統(tǒng)門，這使得低成本FPGA與的密度范圍得到了前所未有的擴展；326MHz的系統(tǒng)時鐘率；三路電源干線內(nèi)核電壓1.2V、I/O電壓1.2~3.3V、輔助設備電壓2.5V.它為高容量，面向用戶的設備提供了非常低的成本與高性能邏輯方案。

*獨特的交錯排列I/O引腳技術

Spartan-3FPGA結(jié)合了90納米處理性術和交錯排列引腳技術，可以提供、很低的每I/O成本(CPl)和最高的每門I/O數(shù)。

2.12 獨特的功能

*XCITE技術(數(shù)字控制阻抗技術)使用

XCITE片上數(shù)字終端不再需要外部電阻器(見圖1(a)所示)，這提供了大量的優(yōu)勢。 減少系統(tǒng)組件；提高系統(tǒng)可靠性；簡化電路板布局；降低制造成本；實現(xiàn)I/O最大帶寬；消除短反射噪音。

?

?

*選擇RAM分級存儲(即BlockRAM總位數(shù)高達1872kb)與擴展內(nèi)存

Spartan-3 FPGA具有兩種類型的內(nèi)存，可以滿足不同的設計需求，即最大1.8Mb的真實雙端口塊RAM和最大520Kb的分布式RAM，其封裝形式為16位深×1位寬，可用作移位寄存器和FIFO。

*系統(tǒng)時鐘管理-具有4個DCM數(shù)字時鐘管理器

先進的時鐘管理為高性能電路的設計者提供了更大的靈活性和更強的控制能力， 見圖1(b)所示。最多四個數(shù)字時鐘管理器(DCM)，并帶有9個外部輸出；8個預設的全球時鐘網(wǎng)絡，即8根全局時鐘線路和豐富的尋址。

?

?

*嵌入式乘法器

專用的硅資源允許充分地自定義數(shù)據(jù)路徑，并獲得最佳DSP性能，見圖1(c)所示。 最多104個18×18乘法器，該乘法器模塊允許兩個18位二進制作為輸入并計算輸出36位結(jié)果，見圖所示；而專用的進位邏輯和高效級聯(lián)，可實現(xiàn)更多功能。

?

?

*SelectIO-超級連接

每個I/O針腳都支持24個通用I/O標準中的任意一個，所以Spanan-3 FPGA可以最低的成本提供最靈活的連接，即可編程I/O技術；支持PCI、HSTL、SSSL、超傳送(HyperTransport)、LVDS、RSDS、LVPECL、LVPEL、LVCMOS及更多。

2.14邏輯資源

豐富的邏輯單元，寄存器具有移位能力；18X18乘法器；JTAG邏輯與IEEEll49.1/1532說明兼容。

2.15 可以被Xilinx ISE(系統(tǒng)內(nèi)仿真器)開發(fā)系統(tǒng)支持。即綜合、映射、替代和尋址。

Spartan-3設備以最低成本提供高密度的FPGA，這使得它們非常適合于數(shù)量大、注重成本、以DSP為核心的應用程序。

即嵌入式18×18乘法器(最多104個)、每秒最多3300億次乘法和累加運算(MAC/s)、優(yōu)秀的高速DSP功能的并行實現(xiàn)能力、靈活的串聯(lián)架構(gòu)，可實現(xiàn)成本/功能需求的最佳組合，見圖所示最大的成本/性能靈活性。預驗證的DSP算法和核心，即濾波器、檢波、變換、算法、FEC、相關器。

2.2 Spartan-3獨特的器件結(jié)構(gòu)

Spartan-3系列的結(jié)構(gòu)可由5個基本的可編程功能模塊組成，分別是可配置邏輯模塊(CLB)，輸入/輸出模塊(IOB)、BlockRAM、乘法器模塊和數(shù)字時鐘管理器(DCM)。這些 小模塊的組成如圖2所示。一系列IOB模塊沿芯片的邊沿分布，圍繞著一組按規(guī)則排列的CLB模塊。如XC3S50型只有一個按列排列的BlockRAM嵌在陣列中，XC3S200型到XC3S2000小型有兩個按列排列的BlockRAM，而XC3S4000和XC3S5000有4個BlockRAM。每個列狀BLockRAM是由幾個18kbRAM模塊組成，每個模塊與專用乘法器有受.。DCM放在BLockRAM的外端。

?

?