隨著嵌入式技術的發展，在一些高端的掌上設備中，都使用了Flash芯片，如Compaq的iPAQ、聯想的天祺系列等產品。但對于研發人員來說，在開發階段需要大量的程序調試，就意味著要對F1ash進行擦除和改寫的工作，因此，如何對F1ash進行在線編程是問題的關鍵所在。本文介紹一種通過 JTAG對Flash進行的在線編程方法。

　　1 JTAG簡介

　　JTAG（Joint Test Action Group）是1985年制定的檢測PCB和IC芯片的一個標準，1990年被修改后成為IEEE的一個標準，即IEEEll49.1-1990。通過這個標準，可對具有JTAG口芯片的硬件電路進行邊界掃描和故障檢測。

　　具有JTAG口的芯片都有如下JTAG引腳定義：

　　TCK--測試時鐘輸入;

　　TDI--測試

　　數據輸入，數據通過TDI輸入JTAG口;

　　TDO--測試數據輸出，數據通過TDO從JTAG口輸出;

　　TMS--測試模式選擇，TMS用來設置JTAG口處于某種特定的測試模式。

　　可選引腳TRST一測試復位，輸入引腳，低電平有效。

　　含有JTAG口的芯片種類較多，如CPU、DSP、CPLD等。

　　JTAG內部有一個狀態機，稱為TAP控制器。TAP控制器的狀態機通過TCK和TMS進行狀態的改變，實現數據和指令的輸入。圖1為TAP控制器的狀態機框圖。

　　2 JTAG芯片的邊界掃描寄存器

　　JTAG標準定義了一個串行的移位寄存器。寄存器的每一個單元分配給IC芯片的相應引腳，每一個獨立的單元稱為BSC（Boundary-Scan Cell）邊界掃描單元。這個串聯的BSC在IC內部構成JTAG回路，所有的BSR（Boundary-Scan Register）邊界掃描寄存器通過JTAG測試激活，平時這些引腳保持正常的IC功能。圖2為具有JTAG口的IC內部BSR單元與引腳的關系。

　　3 JTAG在線寫FIash的硬件電路設計和與PC的連接方式

　　以含JTAG接口的StrongARM SAlll0為例，Flash為Intel 28F128J32 16MB容量。SAlll0的JTAG的TCK、TDI、TMS、TDO分別接PC并口的2、3、4、11線上，通過程序將對JTAG口的控制指令和目標代碼從PC的并口寫入JTAG的BSR中。在設計PCB時，必須將SAll10的數據線和地址線及控制線與Flash的地址線、數據線和控制線相連。因 SAlll0的數據線、地址線及控制線的引腳上都有其相應BSC，只要用JTAG指令將數據、地址及控制信號送到其BSC中，就可通過BSC對應的引腳將信號送給Flash，實現對Flash的操作。JTAG的系統板設計和連線關系如圖3所示。

　　4 通過使用TAP狀態機的指令實行對FIash的操作

　　通過TCK、TMS的設置，可將JTAG設置為接收指令或數據狀態。JTAG常用指令如下：

　　SAMPLE/PRELOAD--用此指令采樣BSC內容或將數據寫入BSC單元;

　　EXTEST--當執行此指令時，BSC的內容通過引腳送到其連接的相應芯片的引腳，我們就是通過這條指令實現在線寫F1ash的;

　　BYPASS--此指令將一個一位寄存器置于BSC的移位回路中，即僅有一個一位寄存器處于TDI和TDO之間。

　　在PCB電路設計好后，即可用程序先將對JTAG的控制指令，通過TDI送入JTAG控制器的指令寄存器中。再通過TDI將要寫Flash的地址、數據及控制線信號入BSR中，并將數據鎖存到BSC中，用EXTEST指令通過BSC將數據寫入Flash。

　　5 軟件編程

　　在線寫Flash的程序用Turbo C編寫。程序使用PC的并行口，將程序通過含有JTAG的芯片寫入Flash芯片。程序先對PC的并口初始化，對JTAG口復位和測試，并讀F1ash，判斷是否加鎖。如加鎖，必須先解鎖，方可進行操作。寫Flash之前，必須對其先擦除。將JTAG芯片設置在EXTEST模式，通過PC的并口，將目標文件通過JTAG寫入Flash，

　　并在燒寫完成后進行校驗。程序主流程如圖4所示。

　　通過JTAG的讀芯片ID子程序如下

　　void id_command（void）{

　　putp（1，0，IP）;//Run-Test/Idle：使JTAG復位

　　putp（1，0，IP）;//Run-Test/Idle

　　putp（1，0，IP）;//Run-Test/Idle

　　putp（1，0，IP）;//Run-Test/Idle

　　putp（1，1，IP）;

　　putp（1，1，IP）; //選擇指令寄存器

　　putp（1，0，IP）; //捕獲指令寄存器

　　putp（1，0，IP）; //移位指令寄存器

　　putp（0，0，IP）; // SAlll0 JTAG口指令長度5位，

　　//IDCODE為01100

　　putp（1，0，IP）;

　　putp（1，0，IP）;

　　putp（0，0，IP）;

　　putp（0，0，1P）;

　　putp（0，1，IP）; // 退出指令寄存器

　　putp（1，1，IP）; // 更新指令寄存器，執行指令寄存器中的

　　// 指令

　　putp（1，0，IP）; // Run-Test/Idle

　　putp（1，0，IP）; //Run-Test/Idle

　　putp（1，0，IP）; //Run-Test/Idle

　　putp（1，1，IP）;

　　putp（1，0，IP）;

　　if（check-id（SAlll0ID））

　　error_out（“failed tO read device ID for the SA-1110”）;

　　putp（1，1，IP）;//退出數據寄存器

　　putp（1，1，IP）;//更新數據寄存器

　　PUTP（1，0，IP）; // Run-Test/Idle，使JTAG復位

　　putp（1，0，IP）;//Run-Test/Idle

　　putp（1，0，IP）; //Run-Test/Idle}

　　6 電路設計和編程中的注意事項

　　①F1ash芯片的WE、CE、OE等控制線必須與SAlll0的BSR相連。只有這樣，才能通過BSR控制Flash的相應引腳。

　　②JTAG口與PC并口的連接線要盡量短，原則上不大于15 cm。

　　③F1ash在擦寫和編程時所需的工作電流較大，在選用系統的供電芯片時，必須加以考慮。

　　④為提高對Flash的編程速度，盡量使TCK不低于6 MHz，可在編寫燒寫Flash程序時實現。