電子發(fā)燒友App
本文將手把手教你如何基于ARM DesignStart計劃，在FPGA上搭建一個Cortex-M3軟核處理器。 ?
以Xilinx Artix-7系列FPGA為例，介紹如何定制一顆ARM Cortex-M3 SoC軟核，并添加GPIO和UART外設(shè)，使用Keil MDK環(huán)境開發(fā)應(yīng)用程序，Jlink下載、調(diào)試ARM程序，最終的實現(xiàn)效果是LED閃爍，串口輸出Hello World信息。 ?
?
1.必要的基礎(chǔ)知識
為了更快的完成在FPGA上實現(xiàn)ARM Cortex-M3軟核，一些必要的基礎(chǔ)知識還是要有的！
FPGA開發(fā)基礎(chǔ)知識，如FPGA開發(fā)流程，設(shè)計、綜合、布局、布線、約束、下載
Xilinx Vivado開發(fā)環(huán)境使用基礎(chǔ)，如BlockDesign設(shè)計方式，管腳分配，Bit流文件生成與下載
ARM Cortex-M3內(nèi)核的使用基礎(chǔ)，如STM32、MM32、GD32、CH32等微控制器的開發(fā)。
Keil-MDK開發(fā)環(huán)境的使用基礎(chǔ)，基本的工程建立、編譯、下載流程。
如果以上知識都具備，那么，恭喜你！可以在2小時內(nèi)完成ARM Cortex-M3軟核在FPGA上的實現(xiàn)。
2.Cortex-M3 FPGA IP核下載
首先，我們需要從ARM官網(wǎng)上獲取ARM Cortex-M3 FPGA軟核IP包。
文件名稱：Cortex-M3 DesignStart FPGA-Xilinx edition(r0p1-00rel0)
文件大小：7.52MB
MD5SUM：cd67536c29023429cde47130d51b6f49
官網(wǎng)下載需要先注冊賬號，如果下載速度很慢，可以在公眾號后臺回復：220318，獲取下載鏈接，復制到瀏覽器下載。
ARM官網(wǎng)
壓縮包解壓之后，共有4個文件夾：
壓縮包內(nèi)容
各個文件夾存放的內(nèi)容：
docs
存放ARM Cortex-M3處理器參考手冊、DesignStart FPGA版本使用說明、基于Arty-A7開發(fā)板的頂層BlockDesign框圖等文件。
hardware
存放基于Digilent Arty-A7開發(fā)板的Vivado工程，頂層BlockDesign文件，管腳約束文件，Testbench文件等。
software
存放Keil-MDK工程，SPI Flash的編程算法文件等。
vivado
包括DesignStart Cortex-M3 Xilinx FPGA版本的IP核文件，其中Arm_ipi_repository文件夾就是內(nèi)核源文件了，IP文件內(nèi)容已經(jīng)加密，沒有可讀性。
IP核源碼
3.硬件準備
為了完成DS CM3在FPGA上的搭建，我們至少需要以下硬件：
一塊Artix-7開發(fā)板，用于構(gòu)建Cortex-M3軟核SoC，我使用的是正點原子達芬奇Pro開發(fā)板，F(xiàn)PGA型號為XC7A100T。
Xilinx FPGA下載器，用于下載軟核Bit流到FPGA，如Platform Usb Cable，JTAG-HS2/HS3等。
ARM Cortex-M3調(diào)試器，用于調(diào)試ARM核程序下載和調(diào)試，如JlinkV9，Jlink-OB等。
官方的DS CM3 IP核是基于Digilent的Arty-A7開發(fā)板，F(xiàn)PGA型號為XC7A35T/100T，Vivado版本為v2019.1，如果你手頭正好有這塊開發(fā)板，那么可以直接使用官方提供的示例工程。
Digilent Arty-A7開發(fā)板
arty-a7開發(fā)板
正點原子達芬奇Pro開發(fā)板
正點原子達芬奇Pro開發(fā)板
4.軟件準備
Xilinx Vivado開發(fā)環(huán)境，官方建議版本為2018.2以上，我使用的是2018.3版本
Keil MDK開發(fā)環(huán)境，如5.33版本
DS_CM3的Keil器件包
從Keil官網(wǎng)上下載DesignStart Cortex-M3所專用的器件支持包，下載鏈接如下：
https://keilpack.azureedge.net/pack/Keil.V2M-MPS2_DSx_BSP.1.1.0.pack
5.Cortex-M3軟核搭建
準備好以上軟硬件，就可以開始Cortex-M3軟核的搭建了。
首先，新建一個文件夾，命名為cortex_m3_on_xc7a100t，用于存放本次示例所有的工程文件，并新建以下幾個文件夾：
目錄結(jié)構(gòu)
每個文件夾的功能：
bd文件夾
用來存放BlockDesign設(shè)計
cm3_core文件夾
用來存放的是ARM Cortex-M3內(nèi)核IP核文件，
doc文件夾
用來存放設(shè)計文檔
flash文件夾
用來存放生成的bit和mcs文件
rtl文件夾
用來存放用戶設(shè)計的verilog源文件
xdc文件夾
用來存放管腳、時序約束文件
其中cm3_core文件夾，需要將官方壓縮文件文件中的Arm_ipi_repository文件夾復制過來，路徑為AT426-BU-98000-r0p1-00rel0vivadoArm_ipi_repository
以上文件夾準備好之后，就可以開始新建工程了。
5.1 新建Vivado工程
打開Vivado 2018.3，打開工程創(chuàng)建向?qū)?，輸入工程名稱，工程的存放路徑為之前我們新建的文件夾。
新建工程
選擇芯片型號
最終創(chuàng)建完成之后的工程目錄
Vivado工程目錄
5.2 添加IP核搜索路徑
為了能在BlockDesign中搜索到ARM Cortex-M3處理器IP核，我們需要把ARM 軟核IP所在的路徑添加到搜索路徑。
添加到搜索路徑
5.3 創(chuàng)建BlockDesign設(shè)計
為了方便后續(xù)使用圖形化的方式連接各IP核，我們采用BlockDesign圖形化的設(shè)計方式，這樣可以快速的搭建出一顆定制化的軟核處理器。
新建BlockDesign，命名為cm3_core，保存到最初創(chuàng)建的bd文件夾中。
在畫布中添加Cortex-M3處理器核：
添加ARM核
雙擊Cortex-M3 IP核進行一些基本配置，我們不需要Trace功能，選擇No Trace，使用SWD接口調(diào)試，禁用JTAG端口：
配置ARM核
指令空間和數(shù)據(jù)空間大小，這里設(shè)置成64KB，都不進行初始化。
ITCM核DTCM配置
5.4 添加一些必要的IP核
時鐘PLL
用于提供給內(nèi)核、總線、外設(shè)時鐘，這里我們配置成50MHz單端輸入，PLL輸出配置成50MHz，如果時鐘頻率設(shè)置更高，綜合后會提示WNS，TNS時序不滿足，可能會影響系統(tǒng)的正常運行。
處理器復位IP
用于提供內(nèi)核、外設(shè)、互聯(lián)組件所需要的復位信號，不需要進行定制，保持默認設(shè)置。
總線互聯(lián)IP
Cortex-M3內(nèi)核為AHB總線，而且內(nèi)部已經(jīng)轉(zhuǎn)換成了AXI3總線，而Xilinx官方提供的GPIO/UART等外設(shè)IP核是AXI4-Lite總線，所以需要添加一個總線互聯(lián)矩陣，用于將不同協(xié)議進行轉(zhuǎn)換，從機數(shù)量配置為1，主機數(shù)量配置為2，連接到處理器的SYS總線。
基本邏輯門IP
Cortex-M3內(nèi)核需要低電平復位，而復位IP輸出為高電平復位，需要在中間插入一個非門來進行轉(zhuǎn)換。
常量IP
本次軟核搭建不涉及中斷部分，所以IRQ和NMI都給定常量0即可，如果需要將中斷接入處理器，可以通過Concat核將多個中斷源合并成一個連接到IRQ。
將以上IP添加到BlockDesign畫布中，并按照下圖進行連接：
原理圖連接
從官方手冊中可以知道，ARM提供的軟核IP中已經(jīng)包括了ITCM和DTCM存儲器，所以我們無需添加外部的BRAM來作為程序和數(shù)據(jù)的存儲區(qū)。
Cortex-M3內(nèi)核結(jié)構(gòu)
內(nèi)核中提供ITCM和DTCM都是基于RAM實現(xiàn)，這也就意味著后續(xù)我們使用Keil下載程序只是下載到RAM中，掉電數(shù)據(jù)會丟失。
至此，ARM Cortex-M3處理器內(nèi)核就搭建完成了，下面來添加GPIO和UART外設(shè)。
5.5 添加GPIO和UART外設(shè)
一些常用的單片機，如STM32，芯片內(nèi)部的TIM、UART、SPI、CAN等外設(shè)一般是固定數(shù)量的，而我們使用FPGA來搭建ARM軟核SoC就比較靈活了，如果你不需要SPI，那就不用添加SPI外設(shè)，需要10個UART就添加10個UART，外設(shè)配置比較靈活，當然這些外設(shè)都是基于FPGA邏輯資源實現(xiàn)的，實際添加的數(shù)量會受限于FPGA芯片的邏輯資源大小。
下面以添加一組AXI GPIO和一組AXI UART為例，介紹如何使用ARM軟核來控制這兩個外設(shè)。
Xilinx官方提供的AXI GPIO外設(shè)具有以下特性：
內(nèi)部有兩個通道，通道1和通道2，每個通道最多支持32個管腳
每個管腳可以配置成輸入或輸出模式
每個管腳可以設(shè)置復位初值
支持中斷輸出
提供的AXI UART外設(shè)有以下特性：
全雙工
支持5-8位數(shù)據(jù)位
支持奇偶校驗
可配置波特率110-230400
這里我們將GPIO配置成雙通道，通道1為輸出模式，低4位用于連接LED，通道2為輸入模式，低4位用于連接按鍵。
GPIO配置
UART配置成115200波特率，8位數(shù)據(jù)位，無奇偶校驗。
UART配置
配置完成之后，將它們連接的到互聯(lián)IP的主機接口上：
原理圖連接
這兩組IP的時鐘可以和處理器使用同樣的時鐘，復位可以使用復位IP輸出的外設(shè)復位信號。
關(guān)于AXI GPIO和AXI UART的詳細使用，可以查看官方文檔
5.6 SWD接口的引出
官方的DesignStart IP核資料中，除了Cortex-M3處理器，還有一個DAP-Link調(diào)試核，如果使用DAP-Link調(diào)試器需要添加這個IP核。
DAP-Link
這里我們不使用DAP-Link調(diào)試器，而是使用Jlink SWD模式。SWD模式一共需要兩根線，一個是SWCLK時鐘信號，一個是SWDIO雙向數(shù)據(jù)信號，處理器提供了3個管腳：SWDI，SWDO和SWDOEN，我們還需要實現(xiàn)一個雙向端口模塊。
基于IOBUF原語實現(xiàn)的雙向端口模塊，內(nèi)容如下：
?
module?swdio_tri_buffer( ????//Inputs ????input?swd_o, ????input?swd_oe, ????//Outputs ????output?swd_i, ????//Inouts ????inout?swd_io ); IOBUF?swd_iobuf_inst( ????.O(swd_i), ????.I(swd_o), ????.IO(swd_io), ????.T(!swd_oe) ); endmodule
?
將它添加到我們的設(shè)計中。
SWD接口連接
最終的BlockDesign設(shè)計如下圖所示：
原理圖連接
5.7 分配外設(shè)基地址
添加完外設(shè)IP之后，我們還需要對外設(shè)進行基地址和空間分配，在地址編輯框，右鍵選擇自動分配。
基地址分配
分配完成之后，使用設(shè)計驗證（Validate Design）功能，可以檢查當前BlockDesign設(shè)計連接的合法性。
驗證設(shè)計
5.8 生成Wrapper并例化到頂層
為了方便后續(xù)添加自定義的FPGA邏輯模塊，我們將Cortex-M3軟核處理器作為一個處理器例化到頂層設(shè)計中。
在BlockDesign源文件上右鍵，先選擇Generate Output Products，耐心等待生成完成之后，選擇Create HDL Wrapper。
生成Wrapper
之后就會生成一個_wrapper的verilog文件。
新建頂層文件top_hdl.v并保存到rtl文件夾，將_wrapper例化到頂層。
?
module?top_hdl( ????//Inputs ????input?clk, ????input?rst_n, ????input?swclk, ????input?uart_rxd, ????input?[3:0]?sw, ????//Outputs ????output?[3:0]?led, ????output?uart_txd, ????//Inouts ????inout?swdio ); cm3_core_wrapper?cm3_core_wrapper_ut0( ????//Inputs ????.cm3_clk(clk), ????.cm3_resetn(rst_n), ????.cm3_gpio_in_tri_i(sw[3:0]), ????.cm3_swclk(swclk), ????.cm3_uart_rxd(uart_rxd), ????//Outputs ????.cm3_gpio_out_tri_o(led[3:0]), ????.cm3_uart_txd(uart_txd), ????//Inouts ????.cm3_swdio(swdio) ); endmodule???//top_hdl?end
?
5.9 管腳分配
綜合（Synthesis）完成之后，使用Vivado的圖形化工具進行管腳分配，尤其注意要將SWDIO和SWDCLK引出到排針管腳上，方便后續(xù)使用外接的Jlink調(diào)試器進行ARM程序下載。
分配管腳
或者直接新建XDC文件，使用約束語句進行管腳分配。
部分約束語句：
?
set_property?PACKAGE_PIN?R4?[get_ports?clk] set_property?PACKAGE_PIN?V13?[get_ports?swclk] set_property?PACKAGE_PIN?V14?[get_ports?swdio] set_property?PACKAGE_PIN?E14?[get_ports?uart_rxd] set_property?PACKAGE_PIN?D17?[get_ports?uart_txd] set_property?PACKAGE_PIN?U7?[get_ports?rst_n] set_property?PACKAGE_PIN?V9?[get_ports?{led[3]}] set_property?PACKAGE_PIN?Y8?[get_ports?{led[2]}] set_property?PACKAGE_PIN?Y7?[get_ports?{led[1]}] set_property?PACKAGE_PIN?W7?[get_ports?{led[0]}] set_property?PACKAGE_PIN?T4?[get_ports?{key[3]}] set_property?PACKAGE_PIN?T3?[get_ports?{key[2]}] set_property?PACKAGE_PIN?R6?[get_ports?{key[1]}] set_property?PACKAGE_PIN?T6?[get_ports?{key[0]}]
?
如果你的板子和我的（正點原子達芬奇Pro）一樣，那么可以直接使用以上管腳約束。
如果你分配的時鐘管腳不是FPGA的全局時鐘管腳，需要添加BUFG原語進行緩沖。
5.10 Bit流文件生成和下載
我的板子使用的是QSPI Flash，為了提高下載和啟動速度，在生成Bit流時，配置生成選項：數(shù)據(jù)壓縮、50M讀取速度，4位數(shù)據(jù)線。
生成Bit流配置
或者直接使用XDC語句進行約束：
?
set_property?BITSTREAM.GENERAL.COMPRESS?TRUE?[current_design] set_property?BITSTREAM.CONFIG.CONFIGRATE?50?[current_design] set_property?CONFIG_VOLTAGE?3.3?[current_design] set_property?CFGBVS?VCCO?[current_design] set_property?BITSTREAM.CONFIG.SPI_BUSWIDTH?4?[current_design]
?
以上約束不是必須的，只是為了提高下載和配置速度。
耐心等待工程綜合完成，生成Bit流文件，綜合的速度和處理器主頻、核心數(shù)有關(guān)。
和常規(guī)的FPGA下載方式一樣，將生成的軟核Bit文件通過Xilinx下載器下載到FPGA內(nèi)部，先不要固化到外部SPI Flash 。
手頭沒有Xilinx下載器的，可以參考之前的文章，自己做一個JTAG-HS2下載器！
開源、低成本的Xilinx FPGA下載器
5.11 Jlink連接測試
下載完成之后，現(xiàn)在FPGA內(nèi)部運行的就是一顆基于ARM Cortex-M3的軟核處理器了，使用Jlink等調(diào)試工具可以連接到芯片。
將Jlink調(diào)試器的SWCLK和SWDIO連接到我們分配的管腳V13和V14上。
手頭沒有Jlink的，也可以參考之前的文章，自己做一個Jlink-OB！
手把手教你制作Jlink-OB調(diào)試器
使用Keil開發(fā)DesignStart Cortex-M3軟核的程序，需要先安裝一個DesignStart專用的器件包。
打開一個STM32 Keil工程，器件修改為剛剛安裝的ARM DS_CM3，在Option->Debug-Setting界面中選擇SWD方式，第一次連接會提示需要選擇一個器件，這里選擇Cortex-M3：
選擇器件型號
如果以上配置均正確，就能看到已經(jīng)連接到的ARM Cortex-M3核心。如果沒有，說明FPGA工程配置有錯誤，需要確認是否和以上配置流程一致。
連接到ARM核心
至此，ARM Cortex-M3軟核基本搭建完成，接下來我們使用Keil來編寫ARM核的程序，實現(xiàn)GPIO和UART的控制。
6.Cortex-M3軟核程序設(shè)計
和常規(guī)的ARM Cortex-M3內(nèi)核單片機開發(fā)流程類似，使用Keil新建工程，源文件，根據(jù)外設(shè)使用手冊，讀寫指定的寄存器實現(xiàn)GPIO的控制，UART數(shù)據(jù)寫入，編譯下載，調(diào)試。
在之前創(chuàng)建的cortex_m3_on_xc7a100t文件夾下，新建mdk_prj文件夾，用于保存Keil-MDK的工程，并新建以下3個文件夾：
?
application????????//用戶源文件 object????????????//編譯生成的文件 project????????????//Keil的工程文件
?
6.1 新建Keil工程
打開Keil-MDK，選擇Project->New Project，新建一個工程，命名為ds_cm3_prj，保存到project目錄下。
Keil工程目錄
器件型號選擇我們新安裝的ARM Cortex-M3 DS_CM3內(nèi)核。
選擇器件型號
組件管理界面中，添加CMSIS內(nèi)核文件和Startup啟動文件：
添加內(nèi)核文件
并按照如下結(jié)構(gòu)組織文件：
文件結(jié)構(gòu)
6.2 設(shè)置RAM和ROM地址
在工程選項中設(shè)置片上ITCM的起始地址0x0、大小64K，片上DTCM起始地址0x20000000、大小64K：
RAM地址配置
起始地址來源于使用手冊中圖4-1系統(tǒng)內(nèi)存地址映射，可以看到其中ITCM和DTCM的起始地址：
ITCM和DTCM起始地址
大小是我們在Cortex-M3內(nèi)核配置中設(shè)置的大?。?/p>
ITCM和DTCM大小
設(shè)置完成之后，新建main.c文件，輸入以下內(nèi)容，編譯工程，應(yīng)該無錯誤輸出。
?
#include?"DS_CM3.h"
#include?"system_DS_CM3.h"
int?main(void)
{
????while(1)
????{
????}
}
?
6.3 GPIO輸入輸出控制
通過查看AXI GPIO的使用手冊，通道1的數(shù)據(jù)寄存器偏移地址為0，通道2的數(shù)據(jù)寄存器偏移地址為0x08，根據(jù)Vivado中的連接，LED連接到通道1，按鍵連接到通道2上，所以只需要對這兩個寄存器地址進行讀寫，就可以實現(xiàn)LED的控制和撥碼開關(guān)狀態(tài)的讀取。
AXI GPIO寄存器定義
在Vivado地址分配界面，可以看到GPIO和UART的基地址分別為：0x4000_0000和0x4060_0000。
外設(shè)基地址
LEL控制和撥碼開關(guān)讀取：
?
*(volatile?uint32_t?*)?(0x40000000+0x0)?=?0x0f;????//GPIO通道1低4位寫1 *(volatile?uint32_t?*)?(0x40000000+0x0)?=?0x00;????//GPIO通道1低4位寫0 uint32_t?sw?=?0; sw?=?*(uint32_t?*)?(0x40000000+0x08);????//獲取GPIO通道2的32位輸入狀態(tài)
?
6.4 串口數(shù)據(jù)發(fā)送和接收
向串口發(fā)送FIFO寫入一字節(jié)數(shù)據(jù)：
?
while((*(volatile?uint32_t?*)(0x40600000?+?0x08))?&?0x08?!=?0x08);????//等待發(fā)送FIFO不滿 *(volatile?uint32_t?*)?(0x40600000+0x04)?=?0x41;????//向串口發(fā)送FIFO寫入字符'A'=0x41
?
從串口接收一字節(jié)數(shù)據(jù)：
?
uint8_t?dat?=?0; if((*(volatile?uint32_t?*)(0x40600000?+?0x08))?&?0x01?==?1)????//串口接收FIFO中有數(shù)據(jù) ????dat?=?(*(volatile?uint32_t?*)(0x40600000?+?0x00));????????//從接收FIFO中讀取1字節(jié)數(shù)據(jù)。
?
關(guān)于AXI GPIO和AXI UART寄存器的詳細說明，可以查看官方文檔：
pg144-axi-gpio.pdf
https://www.xilinx.com/support/documentation/ip_documentation/axi_gpio/v2_0/pg144-axi-gpio.pdf
pg142-axi-uartlite.pdf
https://www.xilinx.com/support/documentation/ip_documentation/axi_uartlite/v2_0/pg142-axi-uartlite.pdf
6.5 延時函數(shù)實現(xiàn)
為了讓LED的變化，可以被人眼所看到，需要使用延時函數(shù)對亮滅進行延時。
使用系統(tǒng)滴答定時器實現(xiàn)一個延時函數(shù)：
?
volatile?uint32_t?cnt?=?0;????//volatile類型
void?SysTick_Handler(void)
{
????cnt++;
}
void?delay_ms(uint32_t?t)
{
????cnt?=?0;
????while(cnt-t>0);
}
?
為了讓延時函數(shù)準確延時，我們還需要更改工程中的系統(tǒng)時鐘頻率，和FPGA中配置的內(nèi)核時鐘保持一致。
系統(tǒng)時鐘
完成的main.c文件內(nèi)容：
?
#include?"DS_CM3.h" #include?"system_DS_CM3.h" //C庫 #include?#include? #include? #define?BASEADDR_LED?????0x40000000 #define?BASEADDR_UART?????0x40600000 #define?CHANNEL_LED?????1 #define?CHANNEL_SW???????2 #define?XGPIO_CHAN_OFFSET?8 #define?XGpio_WriteReg(BaseAddress,?RegOffset,?Data)???Xil_Out32((BaseAddress)?+?(RegOffset),?(uint32_t)(Data)) #define?XGpio_ReadReg(BaseAddress,?RegOffset)?????????????XGpio_In32((BaseAddress)?+?(RegOffset)) #define?XUL_TX_FIFO_OFFSET???????????4?????/*?transmit?FIFO,?write?only?*/ #define?XUL_STATUS_REG_OFFSET????????8?????/*?status?register,?read?only?*/ #define?XUL_SR_TX_FIFO_FULL??????????0x08??/*?transmit?FIFO?full?*/ #define?XUartLite_GetStatusReg(BaseAddress)??????????XUartLite_ReadReg((BaseAddress),?XUL_STATUS_REG_OFFSET) #define?XUartLite_ReadReg(BaseAddress,?RegOffset)???XGpio_In32((BaseAddress)?+?(RegOffset)) #define?XUartLite_IsTransmitFull(BaseAddress)? ????((XUartLite_GetStatusReg((BaseAddress))?&?XUL_SR_TX_FIFO_FULL)?==? ??????XUL_SR_TX_FIFO_FULL) #define?XUartLite_WriteReg(BaseAddress,?RegOffset,?Data)??Xil_Out32((BaseAddress)?+?(RegOffset),?(uint32_t)(Data)) volatile?uint32_t?cnt?=?0; void?SysTick_Handler(void) { ????cnt++; } void?delay_ms(uint32_t?t) { ????cnt?=?0; ????while(cnt-t>0); } uint32_t?XGpio_In32(uint32_t?Addr) { ????return?*(volatile?uint32_t?*)?Addr; } void?Xil_Out32(uint32_t?Addr,?uint32_t?Value) { ????volatile?uint32_t?*LocalAddr?=?(volatile?uint32_t?*)Addr; ????*LocalAddr?=?Value; } uint32_t?XGpio_DiscreteRead(uint32_t?Addr,?uint8_t?Channel) { ????return?XGpio_ReadReg(Addr,?(Channel-1)*XGPIO_CHAN_OFFSET); } void?XGpio_DiscreteWrite(uint32_t?Addr,?uint8_t?Channel,?uint32_t?Data) { ????XGpio_WriteReg(Addr,?(Channel-1)*XGPIO_CHAN_OFFSET,?Data); } void?XUartLite_SendByte(uint32_t?BaseAddress,?uint8_t?Data) { ????while?(XUartLite_IsTransmitFull(BaseAddress)); ????XUartLite_WriteReg(BaseAddress,?XUL_TX_FIFO_OFFSET,?Data); } void?cm3_print(const?char?*ptr) { ????while?(*ptr?!=?(char)0)?{ ????????XUartLite_SendByte(BASEADDR_UART,?*ptr); ????????ptr++; ????} } void?MyUartPrintf(char?*fmt,...) { ????unsigned?char?UsartPrintfBuf[296]; ????va_list?ap; ????unsigned?char?*pStr?=?UsartPrintfBuf; ????va_start(ap,?fmt); ????vsnprintf((char?*)UsartPrintfBuf,?sizeof(UsartPrintfBuf),?(const?char?*)fmt,?ap);?????????????????????? ????va_end(ap); ????while(*pStr?!=?0) ????{ ????????XUartLite_SendByte(BASEADDR_UART,?*pStr); ????????pStr++; ????} } void?led_blink(void) { ????XGpio_DiscreteWrite(BASEADDR_LED,?CHANNEL_LED,?0); ????delay_ms(500); ????XGpio_DiscreteWrite(BASEADDR_LED,?CHANNEL_LED,?0xf); ????delay_ms(500); } int?main(void) { ????uint32_t?sw?=?0; ????SystemCoreClockUpdate(); ????SysTick_Config(SystemCoreClock/1000); ????cm3_print("Hello?DesignStart?ARM?Cortex-M3?on?FPGA?Xilnx?Artix-7?XC7A100T? "); ????MyUartPrintf("SystemCoreClock?=?%ld ",?SystemCoreClock); ????while(1) ????{ ????????led_blink(); ????????sw?=?XGpio_DiscreteRead(BASEADDR_LED,?CHANNEL_SW); ????????MyUartPrintf("key?state?=?%d-%d-%d-%d ",?sw>>3,?sw>>2&1,?sw>>1&1,?sw&1); ????} }
?
實現(xiàn)的功能是，4顆LED每100ms閃爍一次，同時串口輸出此時撥碼開關(guān)的實時狀態(tài)。
編譯無誤后，就可以進行程序下載了。
6.6 Flash編程算法生成
使用Jlink下載程序需要指定Flash編程算法，但是Keil自帶的算法中并沒有我們所需要的：
下載算法
所以我們需要定制一份Flash編程算法，打開Keil安裝目錄下的ARMFlash文件夾，將_Template文件夾復制出一份，并命名為DS_CM3，
復制模板
打開其中的Keil工程：
下載算法
這個工程可以自己設(shè)置要編程的Flash起始地址、大小，擦除大小等。
FlashDev.c文件填入以下內(nèi)容，和我們之前ITCM的配置保持一致，起始地址0x0，大小64K：
?
#include?"..FlashOS.H"????????//?FlashOS?Structures
struct?FlashDevice?const?FlashDevice??=??{
???FLASH_DRV_VERS,?????????????//?Driver?Version,?do?not?modify!
???"MyCM3onFPGA",??????????????//?Device?Name?
???ONCHIP,?????????????????????//?Device?Type
???0x00000000,?????????????????//?Device?Start?Address
???0x00010000,?????????????????//?修改為64KB
???1024,???????????????????????//?Programming?Page?Size
???0,??????????????????????????//?Reserved,?must?be?0
???0xFF,???????????????????????//?Initial?Content?of?Erased?Memory
???100,????????????????????????//?Program?Page?Timeout?100?mSec
???3000,???????????????????????//?Erase?Sector?Timeout?3000?mSec
//?Specify?Size?and?Address?of?Sectors
???0x010000,?0x000000,?????????//?只有一個扇區(qū)，起始地址為0
???SECTOR_END
};
?
FlashPrg.c文件，實現(xiàn)一些存儲區(qū)擦除的函數(shù)：
?
#include?"..FlashOS.H"????????//?FlashOS?Structures
#include?"string.h"
int?Init?(unsigned?long?adr,?unsigned?long?clk,?unsigned?long?fnc)?{
??return?(0);??????????????????????????????????//?Finished?without?Errors
}
int?UnInit?(unsigned?long?fnc)?{
??return?(0);??????????????????????????????????//?Finished?without?Errors
}
int?EraseChip?(void)?{
??memset((unsigned?char?*)0,?0,?0x10000);
??return?(0);??????????????????????????????????//?Finished?without?Errors
}
int?EraseSector?(unsigned?long?adr)?{
??memset((unsigned?char?*)adr,?0,?1024);
??return?(0);??????????????????????????????????//?Finished?without?Errors
}
int?ProgramPage?(unsigned?long?adr,?unsigned?long?sz,?unsigned?char?*buf)?{
??memcpy((unsigned?char?*)adr,?buf,?sz);
??return?(0);??????????????????????????????????//?Finished?without?Errors
}
編譯無誤后，會在工程目錄下生成一個FLM文件。
新生成的下載算法
?
將它復制到上一級目錄：
新生成的下載算法
6.7 編譯下載運行
再打開我們的ARM核Keil工程，添加DS_CM3 Flash編程算法：
添加Flash編程算法
點擊下載按鈕，把ARM程序下載到ARM核：
?
可以看到LED每500ms閃爍一次，串口數(shù)據(jù)每1s輸出一次，同時按下按鍵，串口輸出按鍵的狀態(tài)。
?
和其他ARM內(nèi)核芯片一樣，也是支持在線調(diào)試的：
?
由于ARM程序是下載到Cortex-M3軟核內(nèi)的RAM存儲區(qū)，所以掉電后程序會丟失。如何將程序下載到片外的SPI Flash中，我還沒有成功實現(xiàn)。
審核編輯：劉清
工商網(wǎng)監(jiān)
評論