程序在執行過程中會頻繁的運行小范圍的循環代碼，而這些循環又會對數據存儲器的局部區域反復訪問。

　　Cache同時使用了時間和空間的局部性原理。如果對存儲器的訪問受時間影響，在時間上有連續性，則這種時間上密集的訪問被稱為時間局部性訪問;如果多次對存儲器的地址訪問相近，則這種空間上鄰近的訪問被稱為空間局部性訪問。

　　一.存儲層次：

?

　　最頂層：存儲層次的最頂層在處理器內核中，該存儲器被稱為寄存器文件。這些寄存器被集成在處理器內核中，在系統中提供最快的存儲訪問。

　　一級存儲：緊耦合存儲器(TCM)，一級cache和主存在這一級。

　　二級存儲：輔助存儲器(輔助存儲器)，用來存儲正在運行的較大的程序未被使用的部分，或者存放當前沒有運行的程序。

　　二.寫緩沖器作為臨時緩沖幫助cache釋放存儲空間。

?

　　三.邏輯MMU與物理MMU

　　如果帶cache的處理器核支持虛擬存儲，那么cache就可以放在處理器內核和存儲管理單元MMU之間或者MMU與物理存儲器之間。

　　邏輯cache在虛擬地址空間存儲數據，它位于處理器和MMU之間。處理器可以直接通過邏輯cache訪問數據而無需通過MMU。

　　物理cache使用物理地址存儲數據，它位于MMU和主存之間。當處理器訪問存儲器時，MMU必須先把虛擬地址轉化為物理地址，cache存儲器才可向內核提供數據。

　　從arm7～arm10都是使用邏輯cache，arm11使用物理cache。

?

　　四.Cache的結構

?

　　帶有cache的ARM內核采用了2種總線結構：馮諾依曼結構和哈佛結構。在使用馮諾依曼結構的處理器內核中，只有一個數據和指令公用的cache，這種cache被稱作統一cache。哈佛結構將指令總線和數據總線分離，存在指令cache(I-cache)和數據cache(D-cache)，這種類型的cache被稱作分離cache。上邊的圖是統一cache，cache的兩個主要組成部分cache控制器和cache存儲器。Cache存儲器是一個專用的存儲器陣列，其訪問單元稱為cache行。Cache有3個主要的部分：目錄存儲段(directory store)，狀態信息段(status information)，數據項段(data section)。每一個cache行都由這3部分組成。Cache使用目錄存儲段來記錄每個cache行是由主存的什么地方拷貝而來。該目錄項被稱為“cache標簽”。狀態位用來記錄狀態信息，2個常見的狀態位是有效位(valid bit)和臟位(dirty bit)。Cache存儲器必須存儲來自主存的信息，這些信息被放在數據項段里。

　　五.Cache與主存的關系

　　1)直接映射

?

　　主存的每個地址都對應著cache存儲器的唯一的一行。如圖，組索引(set index)可以確切的指出所有以0x824結尾的內存地址在cache中所唯一對應的存儲地址;數據索引域可以確定字，半字或者字節在該cache行中的位置;標簽域用來與cache行中的cache-tag相比較。

?

　　直接映射這種設計使每個主存塊在cache中只有一個特定的行可以存放，那么如果程序同時用到對應于cache同一行的2個主存塊，那么就會發生沖突。沖突的結果就是導致cache行的頻繁置換。這就是直接映射cache的顛簸問題(Thrashing)。重復的cache失效導致cache控制器連續不斷的將當前不用的過程置換出cache，這就是cache顛簸。

　　2)組相聯

?

　　為了減少cache的顛簸頻率，某些cache使用了其他設計。將cache分成一些容量相同的小單元，稱作路(way)。這里一個組索引對應多個cache行，即在每一路里都有一個cache行與之對應，組索引相同的cache行被稱作處于同一個組(set)里，這也是組索引命令的由來。擁有相同組索引的cache行稱為組相聯的。在cache的同一個組當中，數據放置的位置具有排他性，可以防止同樣的數據被重復放在一個組的不同的cache行。

?

　　3)全聯

　　隨著cache控制器的相聯度提高，沖突的可能性減小了。理想的目標是，盡量提高組相聯程度，使主存地址能夠映射到任意cache行，這樣的cache被稱為全相聯cache。

?

　　硬件設計者提高相聯度的一種方法就是使用內容尋址存儲器CAM(Content Addressable Memory)。在ARM920T處理器核中，ARM使用了CAM來定位cache-tag。ARM920T中的cache是64路組相聯的。CAM使用一組比較器，以比較輸入的標簽地址和存儲在每一個有效cache行中的cache-tag。CAM采用了與RAM相反的工作方式：RAM是得到一個地址后再給出數據;而CAM則是在檢測到給定的數據值在存儲器中后，再給出該數據的地址。如圖是ARM940T的cache結構圖。訪問地址的tag部分被作為4個CAM的輸入，輸入標簽同時與存儲在64路中的所有cache標簽相比較。如果有一個匹配，那么數據就由cache存儲器提供;如果沒有匹配，存儲器控制器就會產生一個失效(miss)信號。

　　六.Cache策略

　　Cache策略包括寫策略，替換策略及分配策略。

　　1)寫策略

　　寫策略包括直寫法(writethrough)和回寫法(writeback)。

　　直寫法：

　　如果cache控制器使用直寫策略，那么處理器核寫cache命中時，將同時修改cache和主存中的內容，以確保cache和主存數據的一致性。

　　回寫法：

　　如果cache控制器使用回寫策略，那么處理器核寫cache命中時，只向cache存儲器寫數據而不立即寫入主存。配置成回寫法的cache要使用到cache行的狀態信息塊中的一個或多個臟位(dirty bit)。當回寫cache控制器向cache存儲器中某一行寫入數據時，它會將臟位設置為1。如果cache控制器要將一個臟位被置位的cache行替換出cache存儲器，那么該cache行數據會自動被寫到主存單元中去。

　　2)替換策略

　　帶cache的ARM核支持兩種替換策略：偽隨機替換法和輪轉法。當一個cache訪問失效時，cache控制器必須從當前有效的組中選擇一個cache行來存儲從主存中取得的新信息。被選中的cache行被稱為丟棄者(victim)。如果丟棄者中包含有效的臟數據，那么在該cache行被寫入新數據之前，控制器必須把該行的數據寫入到主存。選擇和替換丟棄cache行的過程被稱作淘汰(eviction)。

　　3)分配策略

　　在cache失效發生時，ARM的cache可以采取兩種策略來分配cache行：第一種叫做讀操作分配(read-allocate)策略;第二種叫做讀/寫操作分配(read-write-allocate)策略。如果cache未命中，那么對于讀操作分配策略，只有進行存儲器讀操作時,才分配cache行。如果被替換的cache行包含有效數據，那么在該行被新的數據替換之前，要先把原來的內容寫入主存中。

　　采用讀/寫操作分配策略時，不管是存儲器讀操作，還是存儲器寫操作，在cache未命中時，都將分配cache行。

　　七.清除(flush)和清理(clean)cache

　　清除cache的意思是清除cache中存儲的全部數據，對處理器而言，清除操作只要清零相應cache的有效位即可。然而，對于采用回寫策略的D-cache，就需要使用清理(clean)操作。

　　八.Cache鎖定

　　Cache鎖定是將cache中的部分代碼和數據標記為非替換(exempt of eviction)的。被鎖定的代碼和數據有更快的系統反應能力，因為這些數據和代碼一直存放在cache中。Cache在正常操作時，經常會涉及到行替換，這種替換會帶來代碼執行時間不確定的問題，而cache鎖定會避免這種不確定性。ARM內核為cache鎖定分配固定的cache單元。一般來講，分配cache鎖定的cache單元是一個路(way)。