- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:60fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用,并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始,深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
-
FPGA
+關(guān)注
關(guān)注
1644文章
21993瀏覽量
615385 -
設(shè)計(jì)
+關(guān)注
關(guān)注
4文章
820瀏覽量
70414 -
按鍵
+關(guān)注
關(guān)注
4文章
227瀏覽量
57984
發(fā)布評(píng)論請(qǐng)先 登錄
基于FPGA按鍵模式的分類和如何實(shí)現(xiàn)應(yīng)用設(shè)計(jì)

按鍵掃描
按鍵掃描程序分析
勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載71:矩陣按鍵掃描檢測(cè)
按鍵矩陣掃描的原理
按鍵數(shù)碼管逐漸輸出5fpga數(shù)碼管數(shù)字1~6
應(yīng)用于FPGA的邊界掃描設(shè)計(jì)
FPGA顯示掃描框圖

單片機(jī)——按鍵掃描

矩陣按鍵掃描的實(shí)現(xiàn)原理

基于FPGA的按鍵檢測(cè)設(shè)計(jì)

基于Xilinx FPGA的邊界掃描應(yīng)用

評(píng)論