DDIO用法
對于輸入輸出IO很多時候會用到DDIO的用法。對于DDIO，就是時鐘的雙沿采集或者發(fā)送數據，所以必須要用到寄存器。它的設置也比較簡單，在intefaceDesigner中添加GPIO，并把register Option設置為register，另外要設置Double Data IO Option模式，分別為normal和resync。
下圖是易靈思的GPIO的結構。
對應上圖我們以ODDIO為例，分別標出了reg1,reg2和reg3三個寄存 器。當OUT0為上升沿的觸發(fā)信號，即HI，OUT1為下降沿的觸發(fā)信號，即LO。當DDIO模式設置為Normal mode時，OUT1經過reg3輸出；當設置為Resync mode時OUT1經過了reg2和reg3，reg2用于對數據打一拍來對齊數據，下面是數據的輸出波形。
我們只需要在top模塊中添加相應信號即可以用于控制：
module DDIO_Test(...otuputoddio_HI,output oddio_LO，...);
下圖為數據輸入時的波形，分別對應 Normal和Resync mode。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
IO
+關注
關注
0文章
489瀏覽量
40326 -
GPIO
+關注
關注
16文章
1279瀏覽量
53744
發(fā)布評論請先 登錄
相關推薦
熱點推薦
忽略基極電流，V1未知，如何知道Q1的發(fā)射極電阻？
我目前想要計算每個晶體管的DC集電極電壓和電阻，忽略 基極電流，beta=400 厄爾利電壓=200V， 為了計算Q1的集電極電壓和電流應該需要先知道它發(fā)射極的參數吧，請問這種電路如何確定Q1的發(fā)射極電阻？
發(fā)表于 11-06 11:07
Efinity FIFO IP仿真問題 -v1
幾個文件? 我們來看下modelsim.do文件，里面vlog了fifo_tb.sv文件，另外還調用了flist文件里的文件，flist只有一個文件那就是fifo_sim.v。所以這個仿真只使用了兩個
DS-AN4V724-A CN V1 集成式霍爾電流傳感器-芯森電子
電子發(fā)燒友網站提供《DS-AN4V724-A CN V1 集成式霍爾電流傳感器-芯森電子.pdf》資料免費下載
發(fā)表于 08-20 08:33
?0次下載
InterfaceDesinger 使用案例-v3
? 1、?DDIO用法 2、 時鐘輸出 3、 Efinity處理三態(tài)端口問題 4、 PLL的添加? 5、HSIO的解串器用法 ? 1、
工商網監(jiān)
評論