（2） 時(shí)鐘配置寄存器 ：RCC_CFGR

Bit 26~Bit 24：芯片時(shí)鐘輸出

0xx：禁止輸出

100：選擇系統(tǒng)時(shí)鐘SYSCLK

101：選擇HSI時(shí)鐘

110：選擇HSE時(shí)鐘

111：選擇PLL分頻輸出（2分頻）

Bit 22：USB時(shí)鐘分頻系數(shù)

0：PLL時(shí)鐘1.5分頻作為USB時(shí)鐘

1：PLL時(shí)鐘不分頻作為USB時(shí)鐘

Bit 21~Bit 18：PLL倍頻系數(shù)

0000：2倍頻

0001：3倍頻

0010：4倍頻

0011：5倍頻

0100：6倍頻

0101：7倍頻

0110：8倍頻

0111：9倍頻

1000：10倍頻

1001：11倍頻

1010：12倍頻

1011：13倍頻

1100：14倍頻

1101：15倍頻

1110：16倍頻

1111：16倍頻

Bit 17：HSE輸入分頻器

0：HSE輸入不分頻

1：HSE輸入2分頻

Bit 16：PLL時(shí)鐘選擇（PLL處于禁止模式才能寫入）

0：HSI時(shí)鐘2分頻作為PLL時(shí)鐘輸入

1：HSE作為PLL時(shí)鐘輸入

Bit 15~Bit 14：ADC分頻系數(shù)

00：PCLK2分頻系數(shù)為2

01：PCLK2分頻系數(shù)為4

10：PCLK2分頻系數(shù)為6

11：PCLK2分頻系數(shù)為8

Bit 13~Bit 11：APB2分頻系數(shù)（最高可達(dá)72MHz）

0xx：HCLK不分頻

100：HCLK分頻系數(shù)為2

101：HCLK分頻系數(shù)為4

110：HCLK分頻系數(shù)為8

111：HCLK分頻系數(shù)為16

Bit 10~Bit 8：APB1分頻系數(shù)（最高只能達(dá)到36MHz）

0xx：HCLK不分頻

100：HCLK分頻系數(shù)為2

101：HCLK分頻系數(shù)為4

110：HCLK分頻系數(shù)為8

111：HCLK分頻系數(shù)為16

Bit 7~Bit 4：AHB總線預(yù)分頻系數(shù)

0xxx：SYSCLK不分頻

1000：SYSCLK分頻系數(shù)為2

1001：SYSCLK分頻系數(shù)為4

1010：SYSCLK分頻系數(shù)為8

1011：SYSCLK分頻系數(shù)為16

1100：SYSCLK分頻系數(shù)為64

1101：SYSCLK分頻系數(shù)為128

1110：SYSCLK分頻系數(shù)為256

1111：SYSCLK分頻系數(shù)為512

Bit 3~Bit 2：系統(tǒng)時(shí)鐘選擇狀態(tài)

00：HSI作為系統(tǒng)時(shí)鐘

01：HSE作為系統(tǒng)時(shí)鐘

10：PLL作為系統(tǒng)時(shí)鐘

11：保留

Bit 1~Bit 0：系統(tǒng)時(shí)鐘選擇

00：選擇HSI作為系統(tǒng)時(shí)鐘

01：選擇HSE作為系統(tǒng)時(shí)鐘

10：選擇PLL作為系統(tǒng)時(shí)鐘

11：保留

2.3 設(shè)置例程

配置STM32的時(shí)鐘需要?jiǎng)?chuàng)建幾個(gè)文件，這幾個(gè)文件如下表所示。

（1）創(chuàng)建上述三個(gè)文件，其中c文件添加進(jìn)工程中，h文件包含進(jìn)程序中，如下圖所示。

（2）stm32f103x.h文件輸入以下內(nèi)容：

這個(gè)文件用于定義程序用到的所有寄存器的地址和結(jié)構(gòu)體，是整個(gè)STM32程序的最基礎(chǔ)的文件。

（3）sys.h輸入以下內(nèi)容

sys.h文件用于定義STM32的時(shí)鐘配置和中斷配置，以及后面的端口位操作模式。

（3）sys.c文件輸入以下內(nèi)容

void STM32_Clock_Init( u8 PLL )

{

RCC->CR |= 0x00010000 ; //外部高速時(shí)鐘使能HSEON

while( !( RCC->CR>>17 ) ) ; //等待外部時(shí)鐘就緒

RCC->CFGR = 0x00000400 ; //APB1=DIV2;APB2=DIV1;AHB=DIV1;

PLL -= 2 ; //抵消2個(gè)單位(因?yàn)槭菑?開始的,設(shè)置0就是2)

RCC->CFGR |= ( u32 )PLL<<18 ; //設(shè)置PLL值 2~16

RCC->CFGR |= 1<<16 ; //PLLSRC ON

FLASH->ACR |= 0x32 ; //FLASH 2個(gè)延時(shí)周期

RCC->CR |= 1<<24 ; //PLLON

while( ( RCC->CR&0x02000000 )!=0x02000000 ) ; //等待PLL鎖定

RCC->CFGR |= 0x00000002 ; //PLL作為系統(tǒng)時(shí)鐘

while( ( RCC->CFGR&0x0000000C )!=0x00000008 ) ; //等待PLL作為系統(tǒng)時(shí)鐘設(shè)置成功

}

這個(gè)文件的函數(shù)就是真正配置時(shí)鐘的過程，可以對(duì)照之前描述的配置時(shí)鐘的過程來看這段代碼