可編程邏輯控制器是工業自動化領域的重要組成部分。基本的PLC組件必須足夠靈活并可配置，以滿足不同工廠和應用的需求。本文著重介紹可編程邏輯控制器（PLC）基本操作及功能簡介。
2013-04-07 10:05:17
9841 按照上述步驟校準完成后，PLL 的反饋操作使 VCO 鎖定于正確的頻率。鎖定速度取決于非線性周跳行為。PLL總鎖定時間包括兩個部分：VCO頻段校準時間和PLL周跳時間。VCO頻段校準時間僅取決于PFD頻率；PFD頻率越高，鎖定時間越短。
2018-05-18 08:35:205327 
使用自動校準模式時，總鎖定時間對某些應用來說可能太長。 本應用筆記提出一種通過手動選擇頻段來顯著縮短鎖定時間的方案
2021-06-21 09:53:594651 
邏輯分析儀是一種類似于示波器的波形測試設備，它可以監測硬件電路工作時的邏輯電平（高或低），并加以存儲，用圖形的方式直觀地表達出來，便于用戶檢測和分析電路設計（硬件設計和軟件設計）中的錯誤。邏輯分析儀
2017-08-07 10:27:22
邏輯分析儀是一種類似于示波器的波形測試設備，它可以監測硬件電路工作時的邏輯電平（高或低），并加以存儲，用圖形的方式直觀地表達出來，便于用戶檢測和分析電路設計（硬件設計和軟件設計）中的錯誤。邏輯分析儀
2017-08-18 10:06:38
鎖定放大器4053部分如圖所示 給電路板只上+-5V的時候 4053邏輯是正確的 4和15腳輸出波形互補（正常）但一旦供上+-12之后 就會出現邏輯功能錯誤的現象，4和15波形一樣了（不正常） 求
2016-06-28 19:07:21
本帖最后由 893053742 于 2016-6-27 23:45 編輯
鎖定放大器4053部分如圖所示 給電路板只上+-5V的時候 4053邏輯是正確的 4和15腳輸出波形互補（正常）但一旦
2016-06-27 23:22:17
您好工程師：
當我使用AD9122時，內部鎖相環無法完成鎖定，參考時鐘來自AD9518產生的500MHz時鐘，頻率倍增產生1GHZ DACCLK
配置如下
0B 20
0C E1
0DD4
0A 電容
0A A0
最后讀到0E的7位不能是1，不能完成鎖定，希望能幫忙解決，謝謝
2023-12-01 07:29:29
???? 之前使用開發板，進行配置，BBPLL可以鎖定，但自己做的單板卻無法鎖定，檢查電平和時鐘都沒有問題，使用的配置寄存器的值@和開發板的一樣，請問還有什么可能的原因導致BBPLL無法鎖定。@
2019-01-11 10:49:26
你好，請教個關于本振的問題：ADF4193的鎖定：從手冊上看，當前向分頻之后的頻率和VCO輸出頻率分頻之后兩個頻率差在一定范圍之內，內部邏輯檢測到連續幾個脈沖之內在范圍內，就判定為鎖定，從手冊上看是
2018-09-04 10:42:32
DC邏輯綜合詳解DC軟件簡介邏輯綜合DC命令DC軟件簡介DC( Design Compiler )為Synopsys公司邏輯合成工具。DC得到全球60多個半導體廠商、380多個工藝庫的支持。據
2021-07-29 08:07:14
工程設計文件 5.6 編譯及仿真工程 5.7 約束及配置工程 5.8 LogicLock邏輯鎖定工具使用技巧 5.9 SignalTap II在線邏輯分析儀的使用方法 5.10 典型實例9
2012-02-09 15:45:32
（1.28Gbps））。所以我有6個PLL。我的GTP設計是完全對稱的。只有一個MGT_USRCLK模塊的PLL（PLL0）被鎖定，另一個（PLL1）被鎖定一小段時間，然后再被鎖定一小段時間再重新鎖定一小段時間等等
2019-06-19 11:27:42
MIPS P5600簡介高端32位MIPS CPU的演進
2021-02-04 07:42:08
宏定義LEDS_CTL 的使用Makefile腳本語法簡介Makefile測試
2020-12-22 06:39:05
為什么在選用MAX7000系列的器件的時候，總是提示“該器件不支持logiclock”的問題啊？編譯的時候也是這個問題。該怎么解決么？？謝謝。“The device or device family does not support logiclock regions”........
2015-03-14 12:07:07
一.GPIO簡介每個通用IO口包括4個32位配置寄存器:GPIOx_MODERGPIOx_OTYPERGPIOx_OSPEEDRGPIOx_PUPDR2個32位數據寄存器
2022-01-18 09:29:25
XE164FN40芯片被鎖定，DAS可以掃描出能連接上，但是keil5在線仿真時顯示芯片被鎖定。有沒有辦法擦除鎖定，里面的東西不重要，片子能用就行。
2024-02-06 08:30:53
PS和PL互聯技術ZYNQ芯片開發流程的簡介
2021-01-26 07:12:50
altium designer 鎖定“導線”和“所有器件”鎖定，最主要目的是防止PCB生產廠家拼板時“不小心”改變PCB走線和器件位置等。快捷鍵解釋： Shift+F單擊對象以顯示Find
2016-01-12 20:30:17
:matlab版本是否學生版 isunix :是否unix版本 isa() :指定對象是否屬于指定類 logical() :把數值數組轉變為邏輯數組 A(B) :A為數值數組,B為邏輯數組時，按B索引的非零元素返回A中相應位置元素 mislocked() :當前文件是否鎖定 ..
2011-07-13 14:08:24
《數字邏輯電路CAI》課件簡介成都航空職業技術學院 邱寄帆 在深化教育體制改革、全面推行素質教育的今天，教學方法和教學
2009-10-11 09:26:37
具有邏輯運算和邏輯處理功能，用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字邏輯電路，包含門電路、觸發器、緩沖及驅動器、計數器、譯碼器、復用器、多諧振蕩器、模擬開關等電路。74HC1648
2020-03-28 11:05:02
我的CFR3=32'h1a1f_4132，輸入時鐘是25MHZ。使用示波器側得LOCK鎖定，達到預期156（625/4）。把FTW改變之后竟然LOCK失鎖，且156MZH的時鐘變為240MHZ。為什么FTW會影響鎖定的時鐘呢？
2018-12-29 14:16:27
你好，我一直在用戶電路板設計上使用ST25RU3993，但尚未成功鎖定PLL。我試圖手動和使用auto命令設置VCO范圍。我嘗試了各種載波頻率/基頻/參考頻率設置的組合。在嘗試解決問題時，我注意到
2019-08-12 10:09:46
什么是同步邏輯和異步邏輯？同步電路和異步電路的區別在哪？時序設計的實質是什么？
2021-09-29 07:33:38
線鎖定同步 （LINE LOCK）是一種利用交流電源來鎖定攝像機場同步脈沖的一種同步方式。當圖像出現因交流電源造成的網波干擾時，將此開關撥到線鎖定同步（LL）的位置，就可消除交流電源的干擾。
2008-12-29 13:47:50
目錄1．GPS導航簡介2．伽利略導航簡介3．Aeroflex GPS測試產品簡介4．GPSG-1000測試應用
2019-07-24 06:20:48
vhdl描述13.2.2 濾波器設計和結果13.3 logiclock優化設計——底層模塊設計13.3.1 建立底層模塊工程13.3.2 建立父區域13.3.3 定義邏輯鎖定子區域13.3.4 將設計實體
2016-09-27 22:29:03
什么是可編程邏輯？ 在數字電子系統領域，存在三種基本的器件類型：存儲器、微處理器和邏輯器件。存儲器用來存儲隨機信息，如數據表或數據庫的內容。微處理器執行軟件指令來完成范圍廣泛的任務，如運行字處理
2019-07-10 08:16:49
你好在DCM中有一個RESET輸入引腳。我已將RESET引腳指定為分配RESET = ~LOCKED // DCM鎖定，希望這將使RESET從開始起至少保持三個時鐘周期。當我使用這種類型的賦值
2019-06-06 07:23:45
如何將PROTEL99畫好的原理圖中所有元件鎖定在一起。
2014-04-16 23:53:40
如何手動縮短PLL鎖定時間？你知道嗎？利用手動頻段選擇，鎖定時間可從典型值4.5 ms 縮短到典型值360 μs。本文以高度集成的解調器和頻率合成器ADRF6820 為例，告訴大家如何手動選擇頻段以縮短PLL鎖定時間。
2019-07-31 07:54:28
，但是每次我只能看到中斷發生一次，并且不會重置。還有，有人告訴我，也許我MCU上的#19(RE9/RPI89/AN21)引腳被鎖住了，所以我應該解鎖，映射它，然后使用下面的命令和語法再次鎖定它。f我們知道
2020-03-20 09:53:37
嗨，我有Digilent的ZYBO板，我是從Trenz購買的，因為我在英國。當我買它時，我無法獲得帶有鎖定Zynq 7010設備的設計工具憑證的配件包。當時它甚至沒有列出，現在已經上市，但沒有庫存
2018-12-12 10:45:18
最近使用ADF5356 | 小數N分頻鎖相環 (PLL)實現信號源，FPGA控話制SPI，始終不能鎖定，初始化配置899MHZ沒問題，但是更改N,F值不能鎖定，按照手冊更改各種參數和配置順序，硬是
2018-11-18 20:47:39
一個移動電源的芯片，芯片的BAT鎖定電壓是3.15V，但是現在電池的過放都是3.0V，等到電池過放保護時，遠遠超過了芯片鎖定電壓了。問一下論壇里的高人，有沒什么來使BAT端電壓達到3.0V以上？比如在電池端串一個電阻之類什么的。先以為在電池的負極串一個二極管會提高，結果電壓還低了。
2017-11-23 11:00:52
] BUFDS類型為clkingen_ML_BUFDS，原因如下。 這個問題的原因： 與此結構相關的一些邏輯被鎖定。這應該導致 要鎖定的其余邏輯。我們應該找到一個問題 將BUFDS
2018-10-17 14:29:54
`電腦鍵盤鎖功能及使用方法簡介一、功能簡介： 本程序為電腦鍵盤按鍵鎖定工具。用戶可以有選擇地鎖定或解鎖電腦鍵盤上的某些按鍵。二、注意事項: 1、用戶自行設置的程序密碼請務必牢記，否則將會導致鍵盤無法
2011-12-30 15:04:22
我購買了一個virtex-7 fpga vc709連接套件，es- 節點鎖定設備鎖定許可證。我打算將軟件安裝到我的電腦上。我想知道我將來是否可以某種方式將許可證轉移到另一臺計算機上，如果是這樣的話
2018-11-30 14:55:33
最近調試有兩個問題需要您釋疑： 1.9548有頻率鎖定和相位鎖定。兩者之間有關系嗎?鎖定有無先后順序的要求？ 2.在9548頻率和相位都鎖定之后，9548還是在不停的校準，為什么還會時不時的失去鎖定，這是什么原因？配置問題嗎？謝謝！
2018-09-05 11:45:27
pcb板手動布線鎖定以后怎么解除鎖定
2019-07-04 05:35:12
Ben Zhang簡介ADRF6820是一款高度集成的解調器和頻率合成器，非常適合用于高級通信系統。它內置一個寬帶I/Q解調器、一個小數N/整數N分頻鎖相環 (PLL) 以及一個低相位噪聲多核
2018-10-31 10:16:46
【產品簡介】高端邏輯分析儀產品簡介（簡版英文）
2022-10-17 07:08:32
邏輯分析儀原理及相關術語簡介。邏輯分析儀的工作原理簡介邏輯分析儀的組成結構如圖1所示，它主要包括數據捕獲和數據顯示兩大部分。由于數字系統的測試一般要觀察較
2008-11-27 13:06:23
11 本文從延遲鎖定環路(DLL)的線性模型出發，運用信號統計分析的方法，詳細研究了延遲鎖定環路的同步性能與相關區間、環路帶寬與信噪比之間的關系，得出了采用窄相關可以顯
2009-08-07 10:03:3024 Altera 公司出品系列器件所用設計軟件――Quartus®II，提供了一種其獨有的優化方法：邏輯鎖定（LogicLock）。本文介紹了一種在實際工程中應用邏輯鎖定的方法，并加以仿真驗證
2009-09-03 08:39:5911 基于PLD芯片的時序邏輯設計與實現:原理圖輸入設計直觀、便捷、操作靈活；1-1、原理圖設計方法簡介QuartusII已包含了數字電路的基本邏輯元件庫（各類邏輯門及觸發器），宏
2009-10-29 22:03:100 LogicLock功能演示本節旨在通過Quartus軟件自帶的工程實例——“lockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節中，將主要講解下面知識點。&#
2010-02-08 16:38:060
可控硅鎖定器電路
2009-01-11 22:47:37543 
相序鎖定電路
2009-02-17 20:28:39747 
輸入鎖定的單穏觸發器電路圖
2009-04-06 08:43:18333 
800Hz單音鎖定式鎖定式火警電路圖
2009-06-10 08:57:581664 
Summit Microelectronics發表兩款鎖定高功耗應用的新元件SMB113A和SMB117A
Summit Microelectronics發表兩款鎖定高功耗應用的新元件SMB113A和SMB117A，
2009-07-01 08:34:39636 
數字式輸入鎖定電路
2009-09-15 11:07:49492 
簡單的非鎖定式光電光開關
CDS光電管用來驅動
2009-09-22 17:07:58624 
用CD4066B的鎖定觸摸開關
當
2009-10-09 16:30:291472 
硬盤邏輯結構簡介
一. 硬盤邏輯結構簡介
1. 硬盤參數釋疑到目前為止, 人們常說的硬盤參數還是古
2009-10-11 12:15:401559 
各種邏輯電路簡介
邏輯電路：
以二進制為原理、實現數字信號邏輯運算和操作的電路。分組合邏輯電路和
2009-11-24 13:27:042959 常用邏輯門及其符號簡介
2009-12-03 10:59:4262570 FPGA教程之頻率簡介
每個CPU都有一個工作頻率，FPGA也不例外（當然，只有你的設計應該是時序邏輯），那該頻率是
2010-03-24 10:41:034284 
PC-Based邏輯分析儀簡介
邏輯分析儀是利用時鐘從測試設備上采集和顯示數字信號的儀器，最主要作用在于時序判定。由于邏輯分析儀不像示波器那樣有許多電壓等級，
2010-04-02 13:49:39971 C300四位鎖定4線-16線譯碼器的邏輯功能和外引線排列同美國RCA公司的CD4514可方便地進行互換.它的主要特點是帶有
2010-10-20 10:43:332156 
首先介紹了光電跟蹤儀鎖定機構檢測調試儀研制的必要性和緊迫性，接下來介紹了方位鎖定機構的特點及主要功能是完成對設備方位鎖定機構狀態的檢測，能夠在單板上實現對方位鎖定
2011-03-18 16:20:2628 電子發燒友網核心提示： GAL是眾多英文單詞的縮寫，分別涉及電子、物理、游戲等領域，但是在電子行業中指的是通用陣列邏輯（Generic Array Logic），是簡單PLD其中的一種。電子發燒友
2012-10-12 14:16:335540 可編程邏輯器件簡介，相關詳細學習。
2016-04-26 16:55:360 華清遠見FPGA代碼-LogicLock功能演示
2016-10-27 18:07:543 研究了鎖定放大器的實現原理, 并根據該原理用 MATLAB的
SIMULINK工具箱對鎖定放大器進行了建模和仿真。仿真結果表明
鎖定放大器具有卓越的微弱信號檢測能力。在實際測試中, 所設計的
鎖定放大器也很好的完成了信號的檢測和拾取。
2022-07-08 16:31:5828 在嘗試將鎖相環（PLL）鎖定時，你是否碰到過麻煩？草率的判斷會延長調試過程，調試過程變得更加單調乏味。根據以下驗證通行與建立鎖定的程序，調試過程可以變得非常簡單。第 1 步：驗證通信 第一步是驗證PLL響應編程的能力。如果PLL沒有鎖定，無法讀回，則嘗試發送需要最小量硬件命令工作的軟件命令。
2017-04-08 01:56:13881 
在嘗試將鎖相環（PLL）鎖定時，你是否碰到過麻煩？草率的判斷會延長調試過程，調試過程變得更加單調乏味。根據以
2017-10-16 11:49:305147 
本文包含兩部分內容：1）AXI接口簡介；2）AXI IP核的創建流程及讀寫邏輯分析。 1AXI簡介（本部分內容參考官網資料翻譯） 自定義IP核是Zynq學習與開發中的難點，AXI IP核又是十分常用
2018-06-29 09:33:0014957 
當PLL參考時鐘和PLL反饋時鐘的頻率和相位相匹配時，PLL則被稱為是鎖定狀態。達到鎖定狀態所需的時間稱為鎖定時間，這是PLL設計最關鍵的參數之一。
2018-03-14 15:17:006065 
PLL鎖定有那些檢測方法，它們特點是什么?一種是最為簡單的數字檢測，它利用輸入參考的分頻信號與VCO反饋的分頻信號，在PFD里鑒相的結果，通過連續結果時鐘周期檢測到鑒相的脈寬小于某值，作為鎖定的有效判決規則。這種檢測方式，判決方式簡單，判斷的結果只有鎖定和非鎖定兩種情況。
2018-03-14 16:37:004972 
校準完成后，PLL的反饋操作使VCO鎖定于正確的頻率。鎖定速度取決于非線性周跳行為。PLL總鎖定時間包括兩個部分：VCO頻段校準時間和PLL周跳時間。VCO頻段校準時間僅取決于PFD頻率；PFD頻率越高，鎖定時間越短。
2018-05-11 15:14:3410847 
蠢蠢欲動了這么久，美國又將目光鎖定在了中國LED產業。
2019-04-24 11:39:433391 本文針對Vivado中實現的邏輯鎖定和增量編譯進行的工程實例介紹，文中有對應工程的下載地址。友情提示：（1）增量編譯只允許修改當前工程不超過5%的時候才有效，一般應用于較大工程添加修改
2019-07-06 10:32:426745 
哈希鎖定模式是指用戶在規定的時間段對于哈希值的原值進行猜測來支付的一種機制。簡單講，就是在智能合約的基礎上，雙方先鎖定資產，如果都在有限的時間內輸入正確哈希值的原值，即可完成交易。
2019-09-10 10:56:553917 布局并保持fMAX性能。層次結構包含一個用于頂層設計的VQM文件和一個或多個用于底層模塊的VQM文件。通過維護單獨的VQM文件，您可以將各個模塊放置到LogicLock區域中，以控制可編程邏輯器件（PLD）中的放置，并在將其他模塊添加到項目中時保持模塊的性能。
2021-01-15 14:38:0011 時控開關鎖定屏幕：就是把屏幕給上鎖，無法對時控開關進行手動控制，以及修改刪除定時時間。
2021-10-18 17:21:07844 在本文中，我們將討論市售鎖定放大器的實用方面，包括不同類型的鎖定放大器及其主要特性。
2022-04-25 16:33:131428 
OCH184(霍爾效應鎖定傳感器)
2022-06-06 15:40:29852 
電子發燒友網站提供《高端邏輯分析儀產品簡介（簡版英文）.pdf》資料免費下載
2022-10-14 10:22:190 如何解決鎖相環無法鎖定
2022-11-02 08:16:213 欠壓鎖定 （UVLO） 可防止下游電子系統在異常低的電源電壓下運行，這可能導致系統故障。例如，當電源電壓低于規格時，數字系統的行為可能不穩定，甚至凍結。當電源是可充電電池時，欠壓鎖定可防止電池因深度放電而損壞。
2022-12-16 11:47:431712 舉個簡單的例子，假如一個250MHz的DLL，其正常鎖定后的整個延時鏈（VCDL）的總延時為一個周期T，即4ns。但在某些特別情況下，VCDL可能延時2T，即8ns，這就發生了諧波鎖定。這時候Loop雖然鎖定在一個穩定狀態下，然而卻是一種錯誤情況。
2023-03-23 14:25:23755 
邏輯鎖定功能可以將FPGA中的代碼模塊在固定區域實現，優化時序性能，提升設計可靠性。 增量編譯功能，可以使設計更快速時序收斂，加快編譯速度。
2023-05-25 11:22:11800 
怎樣把PCI總線速度鎖定? PCI總線速度鎖定是指限制PCI總線傳輸速度的方法。當系統中出現某些硬件兼容性問題或者不穩定性問題時，鎖定PCI總線速度可能是一個有效的解決方案。在本文中，我們將詳細介紹
2023-09-02 15:12:391194 當鎖相環無法鎖定時，該怎么處理的呢？如何解決鎖相環無法鎖定？ 鎖相環作為一種常見的電路設計，具有廣泛的應用領域。然而，在一些情況下，由于種種原因，鎖相環可能無法正常鎖定，這時需要進行一系列的測試
2023-10-30 10:16:33969 鎖相環鎖定時間取決于哪些因素？如何加速鎖定？ 鎖相環（PLL）是一種常見的電路，用于穩定頻率。PLL中的關鍵是相鎖。相鎖發揮著將輸入頻率與參考頻率調整到相等的重要作用。在鎖相環設計中，鎖定
2023-10-30 10:51:18899 “鎖定”在cache中的塊在常規的cache替換操作中不會被替換，但當通過C7控制cache中特定的塊時，比如使某特定的塊無效時，這些被“鎖定”在cache中的塊也將受到相應
2023-10-31 11:31:21314
正在加载...
電子發燒友App
工商網監
評論