ISE環境下基于Verilog代碼的仿真測試pdf下載
大小：311KB 人氣：1 2018-02-24 需要積分：3
ISE 環境下基于 Verilog 代碼的仿真測試 在 Verilog 源代碼編寫完畢后，需要編寫測試平臺來驗證所設計的模塊是否 滿足要求。ISE 軟件提供了兩種測試平臺的建立方法，一種是使用 HDL Bencher 的圖形化波形編輯功能編寫，即波形圖仿真；另一種就是利用 HDL 語言，即代 碼仿真。由于后者功能更加強大，所以這里舉例介紹基于 Verilog 語言的測試平 臺建立方法。 本例為一個計數分頻時序電路，主要是將 10MHz 的時鐘頻率分頻為 500KHz 的時鐘，源代碼的編寫過程中需要定義一個計數器，以便準確獲得 1/20 分頻。
第一步：建立工程后，編寫如下源代碼：
module fenpin(RESET,F10M,F500K);
input F10M,RESET; output F500K;
reg F500K;
reg[7:0] j;
always@(posedge F10M)
if(!RESET)
begin F500K<=0;
j<=0;
end
else
begin if(j==19) begin j<=0; F500K<=~F500K;
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
下載地址
ISE環境下基于Verilog代碼的仿真測試pdf下載下載
相關電子資料下載
- 華為政務HiSec Insight安全態勢感知系統促進網絡安全產業發展 325
- 鴻蒙開發接口定制管理：【@ohos.enterpriseDeviceManager (企業設備管理)】 263
- 微創軟件推出AI大模型應用平臺WISE 500
- NVIDIA AI Enterprise榮獲金獎 219
- 微創軟件正式發布AI大模型應用平臺WISE 250
- 基于英特爾至強可擴展處理器的H3C UniServer R6900 G6服務器解決方案 418
- 微軟發布Windows 11 IoT Enterprise LTSC 2024更新，支持36個移動平臺 1523
- 上海立芯亮相ISEDA 2024，共話EDA發展“芯”問題 388
- ISEDA首發！大語言模型生成的代碼到底好不好使 167
- 直擊ISEDA 2024現場：思爾芯的EDA技術與教育并行 287