數字系統中硬件描述語言VHDL的簡介
數字系統設計分為硬件設計和軟件設計， 但是隨著計算機技術、超大規模集成電路（CPLD、FPGA）的發展和硬件描述語言（HDL， Hardware Description Language）的出現，軟、硬件設計之間的界限被打破，數字系統的硬件設計可以完全用軟件來實現，只要掌握了HDL語言就可以設計出各種各樣的數字邏輯電路。
1.1 老的硬件設計方法
老的硬件設計方法有如下幾個特征：
（1） 采用自下而上的設計方法
使用該方法進行硬件設計是從選擇具體元器件開始，并用這些元器件進行邏輯電路設計，從而完成系統的硬件設計，然后再將各功能模塊連接起來，完成整個系統的硬件設計，
（2） 采用通用邏輯元器件
通常采用74系列和CMOS4000系列的產品進行設計
（3） 在系統硬件設計的后期進行調試和仿真
只有在部分或全部硬件電路連接完畢，才可以進行電路調試，一旦考慮不周到，系統設計存在較大缺陷，則要重新設計，使設計周期延長。
（4） 設計結果是一張電路圖
當設計調試完畢后，形成電原理圖，該圖包括元器件型號和信號之間的互連關系等等。
老的硬件設計方法已經使用了幾十年，是廣大電子工程師熟悉和掌握的一種方法，但是現在這種方法老了，不僅方法老了，就連使用的元器件也老了。
1.2 使用HTL的硬件設計方法
所謂硬件描述語言，就是利用一種人和計算機都能識別的語言來描述硬件電路的功能，信號連接關系及定時關系，它可以比電原理圖更能表示硬件電路的特性。
該方法有如下特征：
（1） 支持自頂向下的設計方法
所謂自頂向下的設計方法就是從系統的總體要求出發，自頂向下分三個層次對系統硬件進行設計。
第一個層次是行為描述，所謂行為描述，實際就是對整個系統的數學模型的描述，在行為描述階段，并不真正考慮其實際操作和算法怎么實現，而是考慮系統的結構和工作過程是否能達到系統設計規格書的要求。
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
