| Arm CPU | 2 Arm Cortex-A53 |
| Arm MHz (Max.) | 1100 |
| Co-processor(s) | 2 Arm Cortex-R5F |
| CPU | 64-bit |
| Graphics acceleration | 1 3D |
| Display type | MIPI DPI, OLDI |
| Protocols | Ethernet, ICSS, Profinet, Profibus, TSN, EtherCAT |
| Ethernet MAC | 1-Port 10/100/1000, 6-Port 10/100/1000 PRU EMAC |
| PCIe | 2 PCIe Gen 3 |
| Features | Networking |
| Operating system | Android, Linux, RTOS |
| Security | Cryptography, Debug security, Device identity, Isolation firewalls, Secure boot, Secure storage & programming, Software IP protection |
| Rating | Catalog |
| Power supply solution | TPS6594-Q1 |
| Operating temperature range (C) | -40 to 105 |
處理器內(nèi)核：
- 雙核或四核 Arm Cortex-A53 微處理器子系統(tǒng)（高達 1.1GHz）
- 最多兩個雙核或兩個單核 Arm Cortex-A53 集群（具有 512KB L2 緩存，包括 SECDED）
- 每個 A53 內(nèi)核具有 32KB L1 指令緩存和 32K L1 數(shù)據(jù)緩存
- 雙核 Arm Cortex-R5F（高達 400MHz）
- 支持鎖步模式
- 每個 R5F 內(nèi)核具有 16KB 指令緩存、16KB 數(shù)據(jù)緩存和 64KB RAM
工業(yè)子系統(tǒng)：
- 三個千兆位工業(yè)通信子系統(tǒng) (PRU_ICSSG)
- 每個 PRU_ICSSG 具有最多兩個 10/100/1000 以太網(wǎng)端口
- 支持兩個 SGMII 端口(2)
- 與 10/100Mb PRU-ICSS 兼容
- 每個 PRU_ICSSG 具有 24 個 PWM
- 逐周期控制
- 增強跳閘控制
- 每個 PRU_ICSSG 具有 18 個 Σ-Δ 濾波器
- 短路邏輯
- 過流邏輯
- 每個 PRU_ICSSG 具有 6 個多協(xié)議位置編碼器接口
存儲器子系統(tǒng)：
- 高達 2MB 的片上 L3 RAM（具有 SECDED）
- 多核共享存儲器控制器 (MSMC)
- 高達 2MB（2 組 × 1MB）的 SRAM（具有 SECDED）
- 共享相干 2 級或 3 級存儲器映射 SRAM
- 共享相干 3 級緩存
- 256 位處理器端口總線和 40 位物理地址總線
- 用于連接處理器或設備主機的相干統(tǒng)一雙向接口
- L2、L3 緩存預熱和后清除
- 具有饑餓限制的帶寬管理
- 一個基礎設置主接口
- 單個外部存儲器主接口
- 支持分布式虛擬系統(tǒng)
- 支持內(nèi)部 DMA 引擎 - 數(shù)據(jù)路由單元 (DRU)
- ECC 錯誤保護
- 高達 2MB（2 組 × 1MB）的 SRAM（具有 SECDED）
- DDR 子系統(tǒng) (DDRSS)
- 支持高達 DDR-1600 的 DDR4 存儲器類型
- 32 位數(shù)據(jù)總線和 7 位 SECDED 總線
- 8 GB 全部可尋址空間
- 通用存儲器控制器 (GPMC)
SafeTI? 半導體組件：
- 專為功能安全應用而設計
- 根據(jù) IEC 61508 標準的要求開發(fā)
- 達到 SIL-3 的系統(tǒng)完整性
- 對于 MCU 安全島，包含足夠的診斷以達到 SIL-2 的隨機故障完整性要求
- 對于 SoC 的其余部分，包含足夠的診斷以達到 SIL-2 的隨機故障完整性要求
- 此外，還需要配置足夠的架構指標，以實現(xiàn)考慮特定安全概念的 SIL-3 的執(zhí)行（如軟件互惠式比較）
- 提供功能安全手冊
- 安全相關認證
- TüV SüD 組件級功能安全認證 [正在認證]
- 功能安全特性：
- 計算臨界存儲器的 ECC 或奇偶校驗和內(nèi)部總線互聯(lián)
- 有助于防止干擾 (FFI) 的防火墻
- 適用于 CPU、高端計時器和片上 RAM 的內(nèi)置自檢 (BIST)
- 針對診斷測試的硬件錯誤注入支持
- 用于捕獲功能安全相關錯誤的錯誤信號模塊 (ESM)
- 電壓、溫度和時鐘監(jiān)控
- 多個時鐘域內(nèi)的窗口式和非窗口式看門狗計時器
- MCU 島
- 隔離了雙核 Arm Cortex-R5F 微處理器子系統(tǒng)，
- 獨立的電壓、時鐘、復位和專用外設
- 與 SoC 其余部分的內(nèi)部 MCSPI 連接
安全：
- 支持安全啟動
- 硬件強制可信根
- 支持通過備用秘鑰轉換可信根
- 支持接管保護、IP 保護和防回滾保護
- 支持加密加速
- 會話感知型加密引擎可基于輸入數(shù)據(jù)流自動切換密鑰材料
- 支持加密內(nèi)核
- AES – 128/192/256 位秘鑰大小
- 3DES – 56/112/168 位秘鑰大小
- MD5、SHA1
- SHA2 – 224/256/384/512
- 具有真隨機數(shù)生成器的 DRBG
- 可在 RSA/ECC 處理中提供幫助的 PKA（公鑰加速器）
- DMA 支持
- 調(diào)試安全性
- 安全軟件控制的調(diào)試訪問
- 安全感知調(diào)試
- 支持可信執(zhí)行環(huán)境 (TEE)
- 基于 Arm TrustZone 的 TEE
- 可實現(xiàn)隔離的廣泛防火墻支持
- 安全 DMA 路徑和互聯(lián)
- 安全監(jiān)視器/計時器/IPC
- 安全存儲支持
- OSPI 接口實時加密和實時認證支持
- 通過基于數(shù)據(jù)包的硬件加密引擎為數(shù)據(jù)（有效載荷）加密/認證提供網(wǎng)絡安全支持
- 用于密鑰和安全管理的安全協(xié)處理器 (DMSC)，具有用于安全軟件的專用設備級互連
SoC 服務：
- 設備管理安全控制器 (DMSC)
- 集中式 SoC 系統(tǒng)控制器
- 管理系統(tǒng)服務，包括初始引導、安保、功能安全和時鐘/復位/電源管理
- 支持激活和低功耗模式的電源管理控制器
- 通過消息管理器與各種處理單元通信
- 簡化的接口可優(yōu)化未使用的外設
- 跟蹤和調(diào)試功能
- 十六個 32 位通用計時器
- 兩個數(shù)據(jù)移動和控制導航器子系統(tǒng) (NAVSS)
- 環(huán)形加速器 (RA)
- 統(tǒng)一 DMA (UDMA)
- 最多 2 個計時器管理器 (TM)（每個負責 1024 個計時器）
多媒體：
- 顯示子系統(tǒng)
- 與兩個顯示輸出相關聯(lián)的兩個完全輸入映射覆蓋管理器
- 一個端口 MIPI DPI 并行接口
- 1 個 OLDI 端口
- PowerVR SGX544-MP1 3D 圖形處理單元 (GPU)
- 一個攝像頭串行接口 2 (MIPI CSI-2)
- 一個端口視頻捕捉：BT.656/1120（沒有嵌入式同步）
高速接口：
- 支持一個千兆位以太網(wǎng) (CPSW) 接口
- RMII (10/100) 或 RGMII (10/100/1000)
- IEEE1588（2008 附件 D、E 和 F）及 802.1AS PTP
- 音頻/視頻橋接 (P802.1Qav/D6.0)
- 節(jié)能以太網(wǎng) (802.3az)
- 巨型幀（2024 字節(jié)）
- 第 45 條 MDIO PHY 管理規(guī)范
- 兩個 PCI-Express (PCIe) 修訂版 3.1 子系統(tǒng)(2)
- 支持 第二代 (5.0GT/s) 運行
- 兩個獨立的單通道端口或一個雙通道端口
- 支持并發(fā)根復合體和端點運行
- USB 3.1 雙角色設備 (DRD) 子系統(tǒng)(2)
- 一個增強型超速第一代端口
- 一個 USB 2.0 端口
- 每個端口均可獨立配置為 USB 主機、USB 外設或 USB DRD
通用連接：
- 6 個內(nèi)部集成電路 (I2C?) 端口
- 5 個可配置 UART/IrDA/CIR 模塊
- 2 個同步閃存接口，配置為
- 兩個 OSPI 閃存接口
- 或 HyperBus? 和 OSPI1 閃存接口
- 2 個 12 位模數(shù)轉換器 (ADC)
- 最高每秒 400 萬個樣本
- 八個多路復用模擬輸入
- 8 個多通道串行外設接口 (MCSPI) 控制器
- 兩個具有內(nèi)部連接
- 六個具有外部接口
- 通用 I/O (GPIO) 引腳
控制接口：
- 6 個增強型高分辨率脈寬調(diào)制器 (EHRPWM) 模塊
- 一個增強型捕捉 (ECAP) 模塊
- 3 個增強型正交編碼器脈沖 (EQEP) 模塊
汽車接口：
- 2 個模塊化控制器區(qū)域網(wǎng) (MCAN) 模塊，具有完整 CAN-FD 支持
音頻接口：
- 3 個多通道音頻串行端口 (MCASP) 模塊
媒體和數(shù)據(jù)存儲：
- 2 個多媒體卡?/安全數(shù)字 (MMC?/SD) 接口
簡化的電源管理：
- 完全支持雙電壓 I/O 的簡化電源序列
- 集成的 LDO 可降低電源解決方案的復雜性
- 集成的 SDIO LDO 可為 SD 接口處理自動電壓轉換
- 集成了上電復位 (POR) 發(fā)生功能，可降低電源解決方案的復雜性
- 集成了電壓監(jiān)控器，可實現(xiàn)功能安全監(jiān)控
- 集成了電源干擾檢測器，可檢測快速電源瞬變
模擬/系統(tǒng)集成：
- 集成了 USB VBUS 檢測
- 針對 DDR 復位的失效防護 I/O
- 復位期間禁用所有 I/O 引腳驅動器，以防止總線沖突
- 復位期間禁用默認 I/O 牽引功能，以防止系統(tǒng)沖突
- 支持動態(tài) I/O Pinmux 配置更改
片上系統(tǒng) (SoC) 架構：
- 支持從 UART、I2C、OSPI、HyperBus、并行 NOR 閃存、SD 或 eMMC?、USB、PCIe 和以太網(wǎng)接口的主引導
- 28nm CMOS 技術
- 23mm × 23mm、0.8mm 間距、784 引腳 FCBGA (ACD)
AM654x 和 AM652x Sitara? 處理器是 Arm 應用處理器，旨在滿足現(xiàn)代工業(yè) 4.0 嵌入式產(chǎn)品的復雜處理需求。
AM654x 和 AM652x 器件將四個或兩個 Arm Cortex-A53 內(nèi)核與雙 Arm Cortex-R5F MCU 子系統(tǒng)（包括旨在幫助客戶實現(xiàn)其最終產(chǎn)品功能安全目標的特性）和三個千兆位工業(yè)通信子系統(tǒng) (PRU_ICSSG) 組合在一起，從而為功能安全應用實現(xiàn)支持 SoC 且具有工業(yè)連接和處理能力的高性能工業(yè)控制。 AM65xx 目前正在按照 IEC 61508 標準要求，接受 TüV SüD 的認證評估。
AM654x 中的四個 Arm Cortex-A53 內(nèi)核分布在兩個具有共享 L2 存儲器的雙核集群中，以創(chuàng)建兩個處理通道。 AM652x 中的兩個 Arm Cortex-A53 內(nèi)核可通過單個雙核集群和兩個單核集群選項提供。片上存儲器、外設和互聯(lián)中包含廣泛的 ECC，可確保可靠性。整個 SoC 中包括旨在幫助客戶設計可實現(xiàn)他們的功能安全目標的特性（正在等待 TüV SüD 評估結果）。除了 DMSC 管理的粒度防火墻之外，某些 AM654x 和 AM652x 器件上還提供了加密加速和安全啟動功能。
Arm Cortex-A53 RISC CPU 及 Arm Neon? 擴展可實現(xiàn)可編程性，而雙 Arm Cortex-R5F MCU 子系統(tǒng)可作為兩個內(nèi)核用于一般用途或用于鎖步模式，以幫助滿足功能安全應用的需求。PRU_ICSSG 子系統(tǒng)可用于提供最多六個工業(yè)以太網(wǎng)端口，如 Profinet IRT、TSN、Ethernet/IP 或 EtherCAT 等，或者用于標準千兆位以太網(wǎng)連接。
TI 提供了一整套針對 Arm 內(nèi)核的軟件和開發(fā)工具，其中包括 Processor SDK Linux、Linux-RT、RTOS 和 Android 以及 C 語言編譯器和一個可查看源代碼執(zhí)行情況的調(diào)試界面。我們將會提供相關功能安全和安保文檔，以幫助客戶開發(fā)功能安全或安保相關的系統(tǒng)。
