一種針對浮點(diǎn)運(yùn)算的分段式異常處理方法
推薦 + 挑錯(cuò) + 收藏(0) + 用戶評論（0）
異常會(huì)造成程序錯(cuò)誤，實(shí)現(xiàn)完全沒有異常的浮點(diǎn)計(jì)算軟件也很艱難，因此，實(shí)現(xiàn)有效的異常處理方法很重要．但現(xiàn)有的異常處理并不針對浮點(diǎn)運(yùn)算，并且研究重點(diǎn)都集中在整數(shù)溢出錯(cuò)誤上，而浮點(diǎn)類型運(yùn)算降低了整數(shù)溢出存在的可能，針對上述現(xiàn)象，面向基于匯編實(shí)現(xiàn)的數(shù)學(xué)函數(shù)，提出了一種針對浮點(diǎn)運(yùn)算的分段式異常處理方法．通過將異常類型映射為64位浮點(diǎn)數(shù)，以核心運(yùn)算為中心，將異常處理過程分為3個(gè)階段：輸入參數(shù)檢測（處理INV異常）、特定代碼檢測f處理DZE異常和INF異常）以及輸出結(jié)果檢測（處理FPF異常和DNO異常），并從數(shù)學(xué)運(yùn)算的角度對該方法采用分段式處理的原因進(jìn)行了證明．實(shí)驗(yàn)將該方法應(yīng)用于Mlib浮點(diǎn)函數(shù)庫，對庫中600多個(gè)面向不同平臺的浮點(diǎn)函數(shù)進(jìn)行了測試，測試結(jié)果表明：該方法能夠?qū)⒊霈F(xiàn)浮點(diǎn)異常即中斷的函數(shù)個(gè)數(shù)從90%降到0%．同時(shí)，實(shí)驗(yàn)結(jié)果驗(yàn)證了該方法的高效性。
?
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
下載地址
一種針對浮點(diǎn)運(yùn)算的分段式異常處理方法下載
相關(guān)電子資料下載
- 優(yōu)秀的Verilog/FPGA開源項(xiàng)目-浮點(diǎn)運(yùn)算器（FPU）介紹 885
- 為什么使用FPGA？FPGA為什么比GPU的延遲低這么多？ 1064
- NVIDIA發(fā)布一款人形機(jī)器人通用基礎(chǔ)模型—Project GR00T 401
- 極海APM32F407可編程邏輯控制器PLC應(yīng)用概述 981
- CKS32F4xx系列DSP功能介紹 1113
- 深入了解浮點(diǎn)運(yùn)算—CPU和GPU算力是如何計(jì)算的？ 1998
- stm32f407浮點(diǎn)運(yùn)算速度 2148
- 浮點(diǎn)運(yùn)算的尾數(shù)部分是如何轉(zhuǎn)變成二進(jìn)制的？ 641
- C2000浮點(diǎn)運(yùn)算注意事項(xiàng)：CPU和CLA的差異及誤差處理技巧 1527
- 先楫發(fā)布RISC-V微控制器HPM6200 支持雙精度浮點(diǎn)運(yùn)算及DSP擴(kuò)展 1677