基于AES算法硬件優化及IP核應用
大小：0.90 MB 人氣：0 2017-11-02 需要積分：1
標簽：AES(33108)
根據AES算法的特點，從3方面對算法硬件實現進行改進：列混合部分使用查找表代替矩陣變換，降低算法實現的運算復雜度，采用流水線結構優化關鍵路徑一密鑰拓展，提升加密速度，利用FPGA定制RAM （BRAM）預存查找表進一步提升加密速度。優化后的AES算法在Virtex -6xc6vlx240T（速度等級-3）FPGA上實現，結果發現，AES算法共占用1 139個Slice，最大頻率達到443.99 MHz，通量達到56.83 Gbit/s，效率達到49.89 （Mbit/s）/Slice;然后，對AES算法進行接口邏輯聲明，將優化后AES算法封裝成自定制IP核；最后，采用基于NIOS II的SOPC技術，構建了一個嵌入式AES算法加密系統，實現了數據通信中的高速加密。
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
下載地址
基于AES算法硬件優化及IP核應用下載
相關電子資料下載
- 安科瑞用電精靈AESP100--末端多回路智慧用電監控裝置 153
- 安科瑞AESP110-2P配電箱多回路智慧用電監測 110
- 基于FPGA的AES256光纖加密設計案例實現 1035
- Molex榮獲UAES聯合電子“供應商最佳商務合作獎” 279
- 亞馬遜推出個性化AI歌單功能Maestro，進軍音樂市場 418
- AES加密協議是什么？AES加密協議的應用 403
- 國芯科技近日成功推出了新一代指紋芯片CCM4101 593
- 俄歇電子能譜分析技術 150
- 微星新款MEG MAESTRO 700L PZ"海神"機箱，搭載270°整片式曲面鋼化玻璃 241
- 韓國上市PCB企業Haesung DS公布2023年的財報數據：下跌49.9％ 757